摘要 | 第1-5页 |
Abstract | 第5-10页 |
第1章 绪论 | 第10-16页 |
·医学超声成像简介 | 第10-12页 |
·课题背景 | 第12-13页 |
·主要研究工作 | 第13-14页 |
·论文内容安排 | 第14-16页 |
第2章 FPGA 在设计中的作用 | 第16-24页 |
·FPGA 的基本硬件资源 | 第16-20页 |
·可编程逻辑块(Configurable Logic Blocks, CLB) | 第16-17页 |
·输入输出端口模块(Input/Output Blocks, IOB) | 第17-18页 |
·块状RAM(Block RAM) | 第18-19页 |
·数字时钟管理(Digital Clock Manager, DCM)与时钟资源 | 第19-20页 |
·FPGA 在高速数据采集系统中的作用 | 第20-21页 |
·数字信号处理的硬件实现基础 | 第21-24页 |
·传统DSP 的算法实现与FPGA 算法硬件实现的比较 | 第21页 |
·FPGA 硬件实现的方法 | 第21-24页 |
第3章 高速数据采集系统实现——板级电路设计 | 第24-36页 |
·AD 采样电路设计 | 第25-28页 |
·AD9228 芯片介绍 | 第25-27页 |
·模拟差分输入 | 第27-28页 |
·电源与接地的设计 | 第28页 |
·SRAM 缓存电路设计 | 第28-30页 |
·SRAM 芯片介绍 | 第28-29页 |
·缓存电路设计 | 第29-30页 |
·FPGA 板级电路设计 | 第30-32页 |
·FPGA 的bank | 第30-31页 |
·LVDS 的差分接入 | 第31-32页 |
·FPGA 的供电 | 第32页 |
·FPGA 的时钟接入和JTAG 电路 | 第32页 |
·板级电路设计整体回顾 | 第32-36页 |
第4章 高速数据采集系统实现——FPGA 逻辑电路设计 | 第36-56页 |
·FPGA 设计工具介绍 | 第36-40页 |
·ISE | 第36-37页 |
·PlanAhead | 第37-39页 |
·iMPACT | 第39-40页 |
·AD 采样接收电路 | 第40-43页 |
·接收LVDS 信号 | 第40-41页 |
·串并转换 | 第41-42页 |
·采样电路测试与测试结果 | 第42-43页 |
·SRAM 读写控制电路 | 第43-45页 |
·SRAM 读写控制模块 | 第43-44页 |
·SRAM 读写测试与测试结果 | 第44-45页 |
·整体测试方案与测试结果 | 第45-49页 |
·直接相接但各自独立 | 第45-46页 |
·共用时钟 | 第46-47页 |
·数据时钟同时连接 | 第47-48页 |
·统一时钟 | 第48-49页 |
·最终的测试结果与讨论 | 第49-56页 |
·最终测试结果 | 第50-51页 |
·关于约束的讨论 | 第51-54页 |
·关于设计方案改进的探讨 | 第54-56页 |
第5章 卷积的FPGA 硬件实现 | 第56-86页 |
·引言 | 第56-57页 |
·常用卷积硬件实现方法的讨论 | 第57-60页 |
·FIR 滤波器直接型实现方式 | 第57-58页 |
·直接型FIR 滤波器的加法树形实现结构 | 第58-59页 |
·FIR 滤波器的转置结构 | 第59页 |
·添加延迟寄存器的直接型FIR 滤波器结构 | 第59-60页 |
·卷积基本多级乘加结构的具体实现 | 第60-67页 |
·所使用的FPGA 芯片平台 | 第60-61页 |
·DSP48 硬核模块 | 第61-65页 |
·卷积的二级流水线方案实测 | 第65-67页 |
·卷积的拆分与拼接 | 第67-76页 |
·卷积拆分与拼接的思路和计算量讨论 | 第67-68页 |
·卷积阶数的确定 | 第68-69页 |
·关于流水线延迟影响的讨论 | 第69-70页 |
·拆分的硬件电路实现 | 第70-72页 |
·拼接的硬件电路实现 | 第72-74页 |
·整体测试 | 第74-76页 |
·改进方案的讨论 | 第76-85页 |
·重叠流水线 | 第76-78页 |
·更换结构 | 第78-81页 |
·32 阶运算测试 | 第81-85页 |
·总结 | 第85-86页 |
第6章 总结与展望 | 第86-88页 |
参考文献 | 第88-90页 |
致谢 | 第90-91页 |
在读期间发表的学术论文与取得的其他研究成果 | 第91页 |