冗余动力定位系统同步表决技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-13页 |
| 1.1 引言 | 第10页 |
| 1.2 容错技术发展状况 | 第10-11页 |
| 1.3 容错技术在动力定位系统中的应用现状 | 第11-12页 |
| 1.4 课题的主要研究内容 | 第12-13页 |
| 第2章 总体方案设计及关键技术研究 | 第13-28页 |
| 2.1 冗余容错技术概述 | 第13-15页 |
| 2.1.1 硬件冗余容错技术 | 第13-15页 |
| 2.1.2 软件冗余容错技术 | 第15页 |
| 2.1.3 信息冗余容错技术 | 第15页 |
| 2.2 系统的冗余结构分析 | 第15-19页 |
| 2.2.1 双机冗余系统结构 | 第15-16页 |
| 2.2.2 三机冗余系统结构 | 第16-17页 |
| 2.2.3 冗余系统可靠度分析 | 第17-19页 |
| 2.3 动力定位系统冗余结构设计 | 第19-21页 |
| 2.4 同步表决的关键技术研究 | 第21-27页 |
| 2.4.1 冗余表决算法 | 第21-23页 |
| 2.4.2 同步技术 | 第23-24页 |
| 2.4.3 故障检测、隔离与系统重组 | 第24-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第3章 冗余动力定位系统表决器的硬件设计 | 第28-42页 |
| 3.1 表决器的总体设计 | 第28-31页 |
| 3.1.1 表决器的功能 | 第28页 |
| 3.1.2 控制器型号的选择 | 第28-29页 |
| 3.1.3 表决器硬件组织结构 | 第29-31页 |
| 3.2 表决器的硬件电路设计 | 第31-35页 |
| 3.2.1 最小系统设计 | 第31-32页 |
| 3.2.2 数据通信电路设计 | 第32-35页 |
| 3.3 表决器逻辑电路的设计 | 第35-41页 |
| 3.3.1 model模块的设计与实现 | 第35-37页 |
| 3.3.2 process模块的设计与实现 | 第37-40页 |
| 3.3.3 redundance模块的设计与实现 | 第40-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第4章 冗余动力定位系统同步表决的软件设计 | 第42-61页 |
| 4.1 系统软件平台的选择 | 第42-43页 |
| 4.1.1 实时操作系统的基本概念 | 第42页 |
| 4.1.2 嵌入式实时操作系统QNX | 第42-43页 |
| 4.2 软件的总体设计 | 第43-44页 |
| 4.3 数据通信协议设计 | 第44-49页 |
| 4.4 软件的详细设计 | 第49-60页 |
| 4.4.1 数据同步的软件设计与实现 | 第49-55页 |
| 4.4.2 表决算法的软件设计与实现 | 第55-57页 |
| 4.4.3 检测隔离与系统重组的软件设计与实现 | 第57-60页 |
| 4.5 本章小结 | 第60-61页 |
| 第5章 同步表决的试验与验证 | 第61-73页 |
| 5.1 引言 | 第61页 |
| 5.2 试验验证平台 | 第61-63页 |
| 5.3 同步设计的试验验证 | 第63-66页 |
| 5.4 表决算法的试验验证 | 第66-69页 |
| 5.5 故障隔离与重组的试验验证 | 第69-72页 |
| 5.6 本章小结 | 第72-73页 |
| 结论 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第77-78页 |
| 致谢 | 第78-79页 |
