| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-19页 |
| ·引言 | 第9-10页 |
| ·集成电路的功耗组成与来源 | 第10-14页 |
| ·电路的静态功耗 | 第10-11页 |
| ·电路的动态功耗 | 第11-14页 |
| ·开关激活率原理 | 第14-18页 |
| ·开关激活率原理 | 第14-15页 |
| ·开关激活率的优化 | 第15-18页 |
| ·本文的主要工作 | 第18-19页 |
| 第二章 功耗估算的主要方法概述 | 第19-25页 |
| ·功耗的动态估计方法 | 第19页 |
| ·功耗的静态估计方法 | 第19-21页 |
| ·基于Power Compiler的功耗分析技术 | 第21-22页 |
| ·基于PrimePower的功耗分析技术 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 从RTL级仿真估算门级功耗的一种方法 | 第25-36页 |
| ·从RTL级估算门级功耗遇到的问题与挑战 | 第25-26页 |
| ·底层模块的功耗估算 | 第26-32页 |
| ·RTL级名称的映射 | 第26-28页 |
| ·使用Power Compiler验证SAIF文件的有效性 | 第28页 |
| ·使用Primetime-PX进行功耗分析 | 第28-30页 |
| ·平均激活率的提取 | 第30-32页 |
| ·顶层设计的功耗分析 | 第32-34页 |
| ·使用底层模块的SAIF文件 | 第32-33页 |
| ·使用底层模块节点的平均激活率 | 第33-34页 |
| ·本章小结 | 第34-36页 |
| 第四章 门级电路的功耗优化 | 第36-52页 |
| ·静态功耗的优化 | 第36-39页 |
| ·动态功耗的优化 | 第39-42页 |
| ·总功耗的优化 | 第42-44页 |
| ·门控时钟电路 | 第44-47页 |
| ·时钟树综合 | 第47-50页 |
| ·本章小结 | 第50-52页 |
| 第五章 总结展望 | 第52-54页 |
| 参考文献 | 第54-56页 |
| 致谢 | 第56页 |