| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 目录 | 第6-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题背景介绍 | 第8-9页 |
| ·数字集成电路的物理设计流程简介 | 第9-11页 |
| ·本文的主要内容和结构 | 第11-12页 |
| 第2章 时钟的基本理论 | 第12-25页 |
| ·时钟的概念 | 第12-16页 |
| ·时钟的产生 | 第12-13页 |
| ·集成电路设计中时钟类型 | 第13-16页 |
| ·时钟网络类型 | 第16-20页 |
| ·H树形结构 | 第16-17页 |
| ·二叉树结构 | 第17-19页 |
| ·网格型结构 | 第19页 |
| ·鱼骨型结构 | 第19-20页 |
| ·时钟树的基本概念 | 第20-24页 |
| ·时钟树 | 第20-21页 |
| ·时钟延时(latency) | 第21-22页 |
| ·时钟偏差(skew) | 第22页 |
| ·时钟抖动(jitter) | 第22-24页 |
| ·过渡时间(transition time) | 第24页 |
| ·本章小结 | 第24-25页 |
| 第3章 时序和时序分析 | 第25-35页 |
| ·时序路径的概念 | 第25-27页 |
| ·器件延迟 | 第27-30页 |
| ·建立时间(setup)检查和保持时间(hold)检查 | 第30-33页 |
| ·寄存器使用同一个时钟的检查 | 第30-31页 |
| ·寄存器使用不同时钟的检查 | 第31-33页 |
| ·有效时钟偏差的应用 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第4章 可重构芯片构架及时钟管理 | 第35-41页 |
| ·可重构芯片基本构架 | 第35-37页 |
| ·可重构芯片时钟结构 | 第37-39页 |
| ·可重构芯片的端口时序要求 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第5章 可重构芯片基于ICC的时钟树综合技术 | 第41-71页 |
| ·SDC文件 | 第41-47页 |
| ·创建时钟 | 第42-46页 |
| ·时序约束 | 第46-47页 |
| ·时钟树综合前时钟树结构的分析 | 第47-50页 |
| ·可重构芯片基于IC Compiler的时钟树综合 | 第50-59页 |
| ·时钟树综合 | 第51-53页 |
| ·时钟树优化 | 第53-59页 |
| ·可重构芯片时钟树综合的优化 | 第59-70页 |
| ·单元布局优化 | 第61-66页 |
| ·有效时钟偏差的优化 | 第66-70页 |
| ·本章小结 | 第70-71页 |
| 第6章 总结与展望 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 攻读学位期间发表的学术论文 | 第76页 |