| 摘要 | 第1-3页 |
| Abstract | 第3-8页 |
| 第1章 绪论 | 第8-17页 |
| ·技术背景 | 第8-15页 |
| ·论文工作背景 | 第15-16页 |
| ·论文内容和组织结构 | 第16-17页 |
| 第2章 设计约束和逻辑综合基本理论 | 第17-26页 |
| ·设计约束 | 第17-23页 |
| ·设计规则约束 | 第17-18页 |
| ·时序约束 | 第18-21页 |
| ·面积约束 | 第21页 |
| ·功耗约束 | 第21-23页 |
| ·逻辑综合 | 第23-26页 |
| ·原理和基本方法 | 第23-24页 |
| ·自动逻辑综合工具 | 第24-26页 |
| 第3章 系统芯片的约束设置 | 第26-43页 |
| ·设置时序约束 | 第26-41页 |
| ·设置系统芯片的时钟结构 | 第26-34页 |
| ·设置时序例外（Timing exceptions） | 第34-39页 |
| ·输入输出端口约束（I/O constraints） | 第39-41页 |
| ·设置系统芯片面积和功耗约束 | 第41-42页 |
| ·设置设计规则约束 | 第42页 |
| ·约束文件 | 第42页 |
| ·小结 | 第42-43页 |
| 第4章 系统芯片的逻辑综合 | 第43-69页 |
| ·逻辑综合基础流程 | 第43-45页 |
| ·常规的系统芯片逻辑综合 | 第45-54页 |
| ·方法流程 | 第46-53页 |
| ·实验结果 | 第53-54页 |
| ·反标时序信息的逻辑综合 | 第54-57页 |
| ·方法流程 | 第54-55页 |
| ·实验结果 | 第55-57页 |
| ·Topographical模式下的逻辑综合 | 第57-68页 |
| ·Topographical technology概念 | 第57-58页 |
| ·方法流程 | 第58-63页 |
| ·实验结果 | 第63-68页 |
| ·小结 | 第68-69页 |
| 第5章 逻辑综合结果的验证 | 第69-78页 |
| ·验证方法 | 第69-70页 |
| ·逻辑综合结果验证流程 | 第70-77页 |
| ·Formality设置 | 第71-73页 |
| ·读入设计 | 第73-75页 |
| ·Setup、Match和Verify | 第75-77页 |
| ·验证失败后的调错 | 第77页 |
| ·小结 | 第77-78页 |
| 第6章 总结 | 第78-80页 |
| ·论文工作总结 | 第78页 |
| ·未来的工作 | 第78-80页 |
| 参考文献 | 第80-82页 |
| 附录 | 第82-84页 |
| 致谢 | 第84-85页 |
