均匀传输线的实验研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 1 引言 | 第8-12页 |
| ·传输线概述 | 第8-9页 |
| ·国内外研究现状 | 第9-10页 |
| ·问题的提出及课题研究的重要意义 | 第10页 |
| ·课题研究的主要目的和研究的内容 | 第10-12页 |
| 2 实验装置的理论依据及工作原理 | 第12-26页 |
| ·均匀传输线理论简介 | 第12-19页 |
| ·均匀传输线方程的正弦稳态解 | 第12-14页 |
| ·行波 | 第14-17页 |
| ·均匀传输线的传播特性 | 第17页 |
| ·波的反射 | 第17-19页 |
| ·实验方案设计 | 第19-26页 |
| ·实验总体方案 | 第19-21页 |
| ·有损均匀传输线上的电压波形 | 第21-26页 |
| 3 信号延迟时间测量实验装置的设计与实现 | 第26-39页 |
| ·信号延迟时间测量实验装置原理及结构 | 第26-28页 |
| ·实验装置原理 | 第26-27页 |
| ·实验装置结构 | 第27-28页 |
| ·信号发生器 | 第28页 |
| ·上拉电路 | 第28-29页 |
| ·单片机控制部分 | 第29-30页 |
| ·A/D 转换器 | 第30-32页 |
| ·高速AD 采样电路 | 第31-32页 |
| ·FPGA 简介 | 第32-34页 |
| ·可编程逻辑器件 | 第32-33页 |
| ·QuartusⅡ | 第33-34页 |
| ·时钟信号产生单元 | 第34-39页 |
| ·原理与特点 | 第34-36页 |
| ·频率控制 | 第36页 |
| ·倍频应用 | 第36-39页 |
| 4 高速存储与输出 | 第39-50页 |
| ·高速存储 | 第39页 |
| ·FPGA 内部电路 | 第39-42页 |
| ·内部时钟 | 第39-40页 |
| ·数据写入电路 | 第40-41页 |
| ·数据输出电路 | 第41-42页 |
| ·DS 信号产生电路 | 第42页 |
| ·通信接口 | 第42-49页 |
| ·串行通信 | 第42-43页 |
| ·串行通信的协议及标准 | 第43-46页 |
| ·串口通信接口电路 | 第46页 |
| ·串口通信软件 | 第46-49页 |
| ·本章小结 | 第49-50页 |
| 5 测试结果及分析 | 第50-55页 |
| ·传输线上的电压的测量及波形显示 | 第50-53页 |
| ·延时的计算 | 第53-54页 |
| ·小结 | 第54-55页 |
| 6 结论 | 第55-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 附录 | 第60-68页 |
| A：攻读硕士学位期间发表的论文 | 第60-61页 |
| B：论文相关专业缩略语 | 第61-64页 |
| C：文中部分源程序 | 第64-68页 |
