总线及OCN互连低功耗设计方法研究
| 摘要 | 第1-7页 |
| Abstract | 第7-13页 |
| 第一章 绪论 | 第13-23页 |
| ·SoC的发展与本文研究目标 | 第13-16页 |
| ·便携及消费类SoC的特点 | 第13-14页 |
| ·研究目标 | 第14-16页 |
| ·本文工作的基本思想 | 第16-18页 |
| ·OCN通信研究的重要性 | 第16-17页 |
| ·SoC通信架构的选择 | 第17-18页 |
| ·论文工作的基本思想 | 第18页 |
| ·总线低功耗编码技术的研究状况 | 第18-20页 |
| ·总线低功耗编码技术的特点 | 第18-19页 |
| ·国外研究状况 | 第19-20页 |
| ·国内研究状况 | 第20页 |
| ·论文主要研究内容 | 第20-23页 |
| 第二章 低功耗布线方法研究 | 第23-39页 |
| ·总线动态能耗模型 | 第23-28页 |
| ·传统总线动态能耗模型 | 第23-24页 |
| ·DSM总线动态能耗模型 | 第24-26页 |
| ·简化的总线能耗模型 | 第26-28页 |
| ·总线低功耗布线方法研究 | 第28-33页 |
| ·总线动态功耗的表征 | 第28-30页 |
| ·总线动态能耗计算方法 | 第30-31页 |
| ·相邻耦合动态能耗与布线优化 | 第31-33页 |
| ·最优化布线排序搜索及功耗统计 | 第33-36页 |
| ·算法流程 | 第33页 |
| ·功能模块设计 | 第33-36页 |
| ·32 位程序地址总线优化布线 | 第36-37页 |
| ·总线优化布线方案 | 第36-37页 |
| ·不同布线方案结果分析 | 第37页 |
| ·本章小结 | 第37-39页 |
| 第三章 16 位定点DSP设计 | 第39-55页 |
| ·16 位定点DSP设计 | 第39-46页 |
| ·流水线控制器 | 第40页 |
| ·程序地址产生器(PAG) | 第40-41页 |
| ·数据地址产生器(DAG) | 第41-43页 |
| ·存储器控制器 | 第43-45页 |
| ·中央算术逻辑单元(CALU) | 第45页 |
| ·并行逻辑单元(PLU) | 第45-46页 |
| ·DSP IP核的验证 | 第46-54页 |
| ·FIR算法实现 | 第47-50页 |
| ·TDM串口 | 第50页 |
| ·用定时器实现方波发生器 | 第50-52页 |
| ·软件可编程等待状态发生器 | 第52-54页 |
| ·FPGA原型机验证 | 第54页 |
| ·本章小结 | 第54-55页 |
| 第四章 总线低功耗编码方法研究 | 第55-85页 |
| ·传统总线低功耗编码技术 | 第55-59页 |
| ·DSP总线低功耗编码设计 | 第59-67页 |
| ·新型程序地址总线编码 | 第59-63页 |
| ·改进的T0 编码 | 第63-65页 |
| ·改进的BI编码 | 第65-67页 |
| ·CIS图像数据接口总线低功耗编码方法 | 第67-73页 |
| ·CIS并行数据接口的动态功耗 | 第68-69页 |
| ·图像数据位信号活动因子分析 | 第69页 |
| ·CIS接口数据分析 | 第69-70页 |
| ·接口低功耗编码方法及实现 | 第70-71页 |
| ·仿真结果与小结 | 第71-73页 |
| ·抑制恶性串扰的编码方法 | 第73-83页 |
| ·串扰和功耗分析 | 第74-75页 |
| ·总线编码方法 | 第75-81页 |
| ·仿真结果 | 第81-83页 |
| ·本章小结 | 第83-85页 |
| 第五章 OCN通信结构设计 | 第85-109页 |
| ·OCN拓扑结构及性能评估 | 第85-92页 |
| ·OCN拓扑结构的分类 | 第85-89页 |
| ·OCN拓扑结构参数 | 第89-90页 |
| ·OCN拓扑结构性能评估 | 第90-92页 |
| ·3×3 OCN通信结构设计 | 第92-106页 |
| ·OCN通信架构 | 第92-93页 |
| ·通信节点信号定义及接口时序 | 第93-96页 |
| ·网络接口 | 第96-99页 |
| ·路由器设计 | 第99-103页 |
| ·仿真与验证 | 第103-106页 |
| ·本章小结 | 第106-109页 |
| 第六章 路由器互连低功耗设计方法研究 | 第109-125页 |
| ·路由器间互连线的自适应驱动 | 第109-114页 |
| ·容性串扰及信号抖动分析 | 第109-111页 |
| ·自适应驱动方法 | 第111-113页 |
| ·仿真结果 | 第113-114页 |
| ·低摆幅电路互连结构设计 | 第114-123页 |
| ·低摆幅电路特点 | 第114-115页 |
| ·低摆幅电路工作原理 | 第115-119页 |
| ·低摆幅电路性能对比 | 第119-121页 |
| ·基于MCML的互连结构设计 | 第121-123页 |
| ·本章小结 | 第123-125页 |
| 第七章 结论与展望 | 第125-129页 |
| ·主要研究结果及结论 | 第125-127页 |
| ·论文不足之处 | 第127-129页 |
| 致谢 | 第129-131页 |
| 参考文献 | 第131-139页 |
| 作者在攻读博士学位期间的研究成果 | 第139-141页 |
