基于AMBA总线高速低功耗AES信息安全芯片设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-14页 |
| ·本文研究背景 | 第8-10页 |
| ·密码学及其发展简介 | 第8页 |
| ·DES的发展历程 | 第8-9页 |
| ·AES制定和发展历程 | 第9-10页 |
| ·本文研究目的及意义 | 第10-14页 |
| ·AES算法的研究现状 | 第11-12页 |
| ·设计AHB总线接口模块的意义 | 第12页 |
| ·本文内容安排 | 第12-14页 |
| 第二章 AES算法原理 | 第14-28页 |
| ·AES中有限域算法介绍 | 第14-16页 |
| ·有限域上的多项式 | 第14-15页 |
| ·有限域加法运算 | 第15页 |
| ·有限域乘法运算 | 第15-16页 |
| ·AES加密算法 | 第16-21页 |
| ·SubBytes变换 | 第18-19页 |
| ·ShiftRows变换 | 第19页 |
| ·MixColumns变换 | 第19-20页 |
| ·AddRoundKey变换 | 第20-21页 |
| ·AES解密算法 | 第21-23页 |
| ·InvsubBytes变换 | 第21-22页 |
| ·InvShiftRows变换 | 第22页 |
| ·InvMixCloumnns变换 | 第22-23页 |
| ·InvAddRoundKey变换 | 第23页 |
| ·轮密钥生成 | 第23-26页 |
| ·轮密钥扩展 | 第24-25页 |
| ·轮密钥选择 | 第25-26页 |
| ·等效加密与解密算法 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 AES算法高速低功耗设计 | 第28-48页 |
| ·AES IP低功耗设计 | 第28-40页 |
| ·加密与解密IP资源共用设计 | 第28页 |
| ·SubBytes变换域设计方法 | 第28-35页 |
| ·MixColumns字节级设计方法 | 第35-39页 |
| ·ShiftRows设计方法 | 第39-40页 |
| ·AES高速设计 | 第40-43页 |
| ·混合流水中轮外流水线 | 第40-42页 |
| ·轮内部流水线的设计 | 第42-43页 |
| ·轮密钥模块设计 | 第43-45页 |
| ·轮密钥模块结构及模块划分 | 第43-44页 |
| ·Rcon设计 | 第44-45页 |
| ·SubWord和RotWord设计 | 第45页 |
| ·本章小结 | 第45-48页 |
| 第四章 AHB总线简介及总线与AES接口设计 | 第48-54页 |
| ·AHB总线简介 | 第48-50页 |
| ·AHB总线组件 | 第48-49页 |
| ·AHB总线基本传输 | 第49页 |
| ·AHB总线操作概况 | 第49-50页 |
| ·AES与AHB总线接口设计 | 第50-52页 |
| ·电路结构及模块划分 | 第50页 |
| ·AMBA总线接口 | 第50-51页 |
| ·AMBA总线接口设计验证 | 第51-52页 |
| ·本章小结 | 第52-54页 |
| 第五章 AES仿真综合验证与版图 | 第54-72页 |
| ·ASIC设计流程 | 第54-55页 |
| ·RTL功能仿真 | 第55-58页 |
| ·RTL功能仿真 | 第56-57页 |
| ·预布局布线仿真 | 第57-58页 |
| ·布局布线后仿真 | 第58页 |
| ·FPGA验证 | 第58页 |
| ·逻辑综合 | 第58-63页 |
| ·逻辑综合数据准备 | 第59页 |
| ·综合过程及结果 | 第59-63页 |
| ·静态时序分析 | 第63-64页 |
| ·布局布线 | 第64-66页 |
| ·数据准备 | 第64-66页 |
| ·布局布线过程及结果 | 第66页 |
| ·设计规则检查和版图与逻辑图对照 | 第66-69页 |
| ·设计规则检查(DRC) | 第67-68页 |
| ·版图与逻辑图对照(LVS) | 第68-69页 |
| ·形式验证 | 第69页 |
| ·本章小结 | 第69-72页 |
| 第六章 结束语 | 第72-74页 |
| 致谢 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 研究成果 | 第80-82页 |
| 附录 | 第82-88页 |
