| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 相关技术 | 第11-16页 |
| 1.2.1 PLC技术概述 | 第11-13页 |
| 1.2.2 FPGA技术概述 | 第13-16页 |
| 1.3 VHDL语言概述 | 第16-17页 |
| 1.4 本文所做的工作 | 第17-18页 |
| 第2章 FPGA PLC的总体设计 | 第18-30页 |
| 2.1 基于FPGA的可编程控制器设计思想 | 第18-23页 |
| 2.1.1 硬件构成 | 第18-19页 |
| 2.1.2 FPGA PLC系统主要组成和开发技术 | 第19-23页 |
| 2.2 LD-VHDL编译器实现方案 | 第23-29页 |
| 2.2.1 LD程序分析器 | 第24页 |
| 2.2.2 BDT到逻辑表达式转换的实现 | 第24-27页 |
| 2.2.3 逻辑表达式的VHDL实现 | 第27-29页 |
| 2.3 本章小结 | 第29-30页 |
| 第3章 梯形图程序语义分析 | 第30-45页 |
| 3.1 IEC 61131-3梯形图语言 | 第30-32页 |
| 3.1.1 IEC 61131-3标准 | 第30-31页 |
| 3.1.2 程序组织单元POU | 第31页 |
| 3.1.3 梯形图图形编程元素 | 第31-32页 |
| 3.2 梯形图网络拓扑结构的有向图抽象表示 | 第32-34页 |
| 3.2.1 图论基础 | 第32-33页 |
| 3.2.2 梯形图到有向图的抽象 | 第33-34页 |
| 3.3 TESP二端点串并单边有向图 | 第34-36页 |
| 3.3.1 TESP的定义及性质 | 第34-35页 |
| 3.3.2 梯形图网络拓扑的验证方法 | 第35-36页 |
| 3.4 TESP到BDT的映射 | 第36-41页 |
| 3.4.1 BDT的定义 | 第36-38页 |
| 3.4.2 TESP到BDT的转换算法 | 第38-41页 |
| 3.5 BDT到逻辑表达式的转换实现 | 第41-44页 |
| 3.5.1 布尔逻辑表达式的生成方法 | 第41页 |
| 3.5.2 功能逻辑表达式的生成方法 | 第41-42页 |
| 3.5.3 BDT到逻辑表达式转换示例 | 第42-44页 |
| 3.6 本章小结 | 第44-45页 |
| 第4章 VHDL目标代码生成 | 第45-59页 |
| 4.1 FPGA PLC架构的实现方法 | 第45-53页 |
| 4.1.1 PLC循环扫描工作方式的实现 | 第45-46页 |
| 4.1.2 PLC输入输出隔离的实现 | 第46-47页 |
| 4.1.3 定时器相关功能及定时逻辑表达式的实现 | 第47-51页 |
| 4.1.4 计数器相关功能及计数逻辑表达式的实现 | 第51-53页 |
| 4.2 BDT逻辑表达式集合到VHDL的转换 | 第53-56页 |
| 4.2.1 功能逻辑表达式的实现 | 第53-54页 |
| 4.2.2 逻辑表达式集合的实现 | 第54-56页 |
| 4.3 模拟输入功能的实现 | 第56-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第5章 依赖模型的建立及并行化 | 第59-76页 |
| 5.1 BDT控制依赖及其规范形式 | 第59-66页 |
| 5.1.1 BDT控制依赖 | 第59-62页 |
| 5.1.2 BDT控制依赖的规范形式 | 第62-66页 |
| 5.2 BDT数据依赖及统一数据依赖模型 | 第66-72页 |
| 5.2.1 BDT数据依赖模型 | 第66-69页 |
| 5.2.2 统一数据依赖模型 | 第69-72页 |
| 5.3 目标代码并行化 | 第72-75页 |
| 5.4 本章小结 | 第75-76页 |
| 第6章 FPGA PLC系统功能测试 | 第76-85页 |
| 6.1 交通信号灯控制程序实例 | 第76-82页 |
| 6.2 Microprocessor PLC与FPGA PLC性能对比 | 第82-84页 |
| 6.3 本章小结 | 第84-85页 |
| 第7章 结论与展望 | 第85-87页 |
| 7.1 工作总结 | 第85页 |
| 7.2 进一步的工作 | 第85-87页 |
| 参考文献 | 第87-92页 |
| 致谢 | 第92页 |