| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题的研究背景与研究意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 本文的主要工作和内容 | 第18-20页 |
| 第二章 低功耗设计理论及IR Drop理论基础 | 第20-32页 |
| 2.1 静态功耗与动态功耗 | 第20-23页 |
| 2.1.1 静态功耗 | 第20-21页 |
| 2.1.2 动态功耗 | 第21-23页 |
| 2.2 数字集成电路中的低功耗设计方法 | 第23-27页 |
| 2.2.1 低供电电压设计 | 第24页 |
| 2.2.2 多供电电压设计 | 第24-25页 |
| 2.2.3 多阈值电压标准单元库 | 第25页 |
| 2.2.4 电源关断（Power Switch OFF）技术 | 第25-27页 |
| 2.2.5 门控时钟（Clock Gating） | 第27页 |
| 2.3 统一功耗格式（UPF，Unified Power Format） | 第27-28页 |
| 2.4 SOC中电压降（IR Drop）的产生与影响 | 第28-30页 |
| 2.4.1 SOC中的电源网络 | 第28-29页 |
| 2.4.2 电压降(IR Drop)的产生 | 第29页 |
| 2.4.3 电压降（IR Drop）的影响 | 第29-30页 |
| 2.4.4 动静态IR Drop的理论估算 | 第30页 |
| 2.5 本章小结 | 第30-32页 |
| 第三章 基于低功耗设计的移动基带芯片的IR Drop分析 | 第32-56页 |
| 3.1 28nm工艺下基于低功耗设计的电源网络的物理实现 | 第32-39页 |
| 3.1.1 芯片顶层的Bump Routing | 第33-34页 |
| 3.1.2 模块内物理电压域的划分 | 第34-35页 |
| 3.1.3 电源轨（Power Rail）的实现 | 第35-36页 |
| 3.1.4 电源条（Power Strap）的实现 | 第36-37页 |
| 3.1.5 电源开关单元（Power Switch Cell）的插入 | 第37-38页 |
| 3.1.6 Power Strap与顶层Bump Routing的连接 | 第38-39页 |
| 3.2 静态电压降分析及分析流程 | 第39-49页 |
| 3.2.1 输入文件准备 | 第40-41页 |
| 3.2.2 功耗计算 | 第41-44页 |
| 3.2.3 电源网格的电阻提取 | 第44页 |
| 3.2.4 检查电源/地网络的缺陷 | 第44-45页 |
| 3.2.5 定义PAD和Package参数 | 第45页 |
| 3.2.6 静态电压降分析 | 第45-49页 |
| 3.3 动态电压降分析与分析流程 | 第49-54页 |
| 3.3.1 数据准备 | 第49-50页 |
| 3.3.2 功耗计算 | 第50页 |
| 3.3.3 抽取电阻网络与定义封装参数 | 第50-51页 |
| 3.3.4 动态电压降分析 | 第51-54页 |
| 3.4 本章小结 | 第54-56页 |
| 第四章 移动基带芯片的IR Drop结果分析与优化 | 第56-82页 |
| 4.1 移动基带芯片的IR Drop结果分析 | 第56-68页 |
| 4.1.1 全芯片的IR Drop分布结果及分析 | 第56-60页 |
| 4.1.2 GPU模块的IR Drop结果分析 | 第60-68页 |
| 4.2 移动基带芯片的IR Drop优化 | 第68-78页 |
| 4.2.1 顶层Bump Routing及通孔连接的优化 | 第69-70页 |
| 4.2.2 M6 Power Mesh的优化 | 第70-72页 |
| 4.2.3 M5/M3 Power Mesh的优化 | 第72-74页 |
| 4.2.4 M4 Power Mesh的优化 | 第74-78页 |
| 4.3 动态电压降的优化 | 第78-80页 |
| 4.3.1 逻辑门的优化 | 第78-79页 |
| 4.3.2 Decap电容的插入 | 第79-80页 |
| 4.4 本章小结 | 第80-82页 |
| 第五章 总结与展望 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 致谢 | 第86-88页 |
| 作者简介 | 第88-89页 |
