| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-18页 |
| §1.1 课题研究背景 | 第13-15页 |
| §1.2 课题研究内容 | 第15-16页 |
| §1.3 本文组织结构 | 第16-18页 |
| 第二章 噪声特征分析 | 第18-27页 |
| §2.1 噪声的定义 | 第18-19页 |
| §2.2 噪声的来源 | 第19-25页 |
| ·电容耦合 | 第19-20页 |
| ·电荷分享 | 第20-22页 |
| ·电荷泄漏 | 第22页 |
| ·电压降 | 第22-24页 |
| ·互感效应 | 第24页 |
| ·热噪声 | 第24-25页 |
| ·工艺偏差 | 第25页 |
| §2.3 串扰对时序、信号不确定性和时钟的影响 | 第25页 |
| §2.4 噪声引起的电路失效 | 第25-26页 |
| §2.5 本章小结 | 第26-27页 |
| 第三章 面向噪声的设计技术 | 第27-35页 |
| §3.1 信号编码技术 | 第27-29页 |
| ·总线反相编码法(bus-invert) | 第27-28页 |
| ·格雷码 | 第28页 |
| ·TO编码 | 第28页 |
| ·工作区编码(Working-Zone Encoding) | 第28-29页 |
| §3.2 屏蔽技术 | 第29-31页 |
| ·被动屏蔽法 | 第29-30页 |
| ·主动屏蔽法 | 第30页 |
| ·差分信号法 | 第30-31页 |
| §3.3 抗噪电路设计方法 | 第31-34页 |
| ·门控Vdd(Gated-Vdd) | 第31页 |
| ·伪CMOS | 第31-32页 |
| ·PMOS上拉技术 | 第32页 |
| ·CMOS反相器技术 | 第32-33页 |
| ·镜像技术 | 第33页 |
| ·孪生晶体管(the twin-transistor) | 第33-34页 |
| ·其它设计技术 | 第34页 |
| §3.4 本章小结 | 第34-35页 |
| 第四章 动态电路的抗噪性设计 | 第35-52页 |
| §4.1 动态节点噪声 | 第35-38页 |
| §4.2 动态节点的噪声容限计算 | 第38-40页 |
| §4.3 互补驱动电路(CBL) | 第40-44页 |
| ·多米诺逻辑 | 第40-41页 |
| ·互补驱动电路 | 第41-43页 |
| ·模拟比较 | 第43-44页 |
| §4.4 双时钟电路优化 | 第44-49页 |
| ·经典的动态或非译码逻辑 | 第46-47页 |
| ·改进的动态或非译码逻辑 | 第47页 |
| ·模拟比较 | 第47-49页 |
| §4.5 高速寄存器文件读出电路的优化 | 第49-51页 |
| §4.6 本章小结 | 第51-52页 |
| 第五章 全定制与半定制混合设计方法的噪声分析流程 | 第52-64页 |
| §5.1 噪声分析的难点 | 第52-53页 |
| §5.2 混合设计方法的分析流程 | 第53-55页 |
| §5.3 功能单元的特征化 | 第55-59页 |
| ·非线性延时模型(NLDM) | 第56页 |
| ·合成电流源模型(Composite Current Source:CCS) | 第56-59页 |
| §5.4 实验结果 | 第59-63页 |
| §5.5 本章小结 | 第63-64页 |
| 第六章 结束语 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 作者在学期间取得的学术成果 | 第70-71页 |
| 作者在学期间参与的科研项目 | 第71页 |
