| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状与发展动态 | 第10-12页 |
| 1.3 主要研究内容与系统设计指标 | 第12-13页 |
| 1.4 论文结构与安排 | 第13-15页 |
| 第二章 CDR的基本理论 | 第15-21页 |
| 2.1 基于PLL型CDR的工作原理 | 第15-17页 |
| 2.1.1 鉴相器 | 第16-17页 |
| 2.1.2 V/I转换器和环路滤波器 | 第17页 |
| 2.1.3 压控振荡器 | 第17页 |
| 2.2 CDR的关键性能指标 | 第17-19页 |
| 2.2.1 抖动传输 | 第18页 |
| 2.2.2 抖动容限 | 第18-19页 |
| 2.2.3 抖动产生 | 第19页 |
| 2.3 本章小结 | 第19-21页 |
| 第三章 Bang-Bang CDR抖动特性 | 第21-37页 |
| 3.1 Bang-Bang CDR抖动特性 | 第21-35页 |
| 3.1.1 亚稳态特性与迟滞效应 | 第21-25页 |
| 3.1.2 抖动传输 | 第25-28页 |
| 3.1.3 抖动容限 | 第28-32页 |
| 3.1.4 抖动产生 | 第32-35页 |
| 3.2 Bang-Bang CDR的设计流程与优化 | 第35页 |
| 3.3 本章小结 | 第35-37页 |
| 第四章 CDR系统与模块设计 | 第37-59页 |
| 4.1 CDR系统方案 | 第37页 |
| 4.2 QVCO设计 | 第37-49页 |
| 4.2.1 QVCO工作原理 | 第38-40页 |
| 4.2.2 QVCO主要指标 | 第40-42页 |
| 4.2.3 QVCO设计 | 第42-49页 |
| 4.3 半速率BBPD设计 | 第49-54页 |
| 4.3.1 PD整体结构 | 第49-50页 |
| 4.3.2 锁存器设计 | 第50-52页 |
| 4.3.3 D触发器设计 | 第52页 |
| 4.3.4 高速异或门和电流比较器设计 | 第52-54页 |
| 4.4 环路滤波器设计 | 第54-55页 |
| 4.5 低压带隙基准源设计 | 第55-56页 |
| 4.6 缓冲器设计 | 第56-57页 |
| 4.7 本章小结 | 第57-59页 |
| 第五章 版图设计与后仿真 | 第59-67页 |
| 5.1 版图设计 | 第59-63页 |
| 5.1.1 版图设计要点 | 第59-60页 |
| 5.1.2 CDR系统版图设计 | 第60-63页 |
| 5.2 CDR关键模块电路的后仿真结果 | 第63-64页 |
| 5.2.1 QVCO后仿真结果 | 第63-64页 |
| 5.2.2 PD后仿真结果 | 第64页 |
| 5.3 CDR系统后仿真结果 | 第64-66页 |
| 5.4 本章小结 | 第66-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士学位期间发表的论文 | 第75页 |