基于SOPC的PCI-E高速数据采集系统的设计及实现
| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第一章 绪论 | 第11-19页 |
| 1.1 研究背景与意义 | 第11页 |
| 1.2 国内外研究现状 | 第11-16页 |
| 1.2.1 高速数据采集的研究现状 | 第11-13页 |
| 1.2.2 SOPC的研究现状 | 第13-14页 |
| 1.2.3 PCI Express总线的发展 | 第14-16页 |
| 1.3 本文主要研究内容 | 第16-19页 |
| 第二章 相关技术与总体设计方案 | 第19-25页 |
| 2.1 系统相关技术原理分析 | 第19-21页 |
| 2.1.1 FPGA技术特点分析 | 第19-20页 |
| 2.1.2 IP核技术特点分析 | 第20-21页 |
| 2.2 系统需求分析 | 第21-23页 |
| 2.3 系统总体设计方案 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 系统硬件设计 | 第25-53页 |
| 3.1 核心电源网络设计 | 第25-29页 |
| 3.2 FPGA核心电路设计 | 第29-37页 |
| 3.2.1 FPGA芯片选型 | 第29-31页 |
| 3.2.2 FPGA I/O资源分配 | 第31-33页 |
| 3.2.3 FPGA配置电路设计 | 第33-37页 |
| 3.3 数据采集前端电路设计 | 第37-43页 |
| 3.3.1 模拟信号采集电路设计 | 第37-41页 |
| 3.3.2 数字信号采集电路设计 | 第41-43页 |
| 3.4 DDR3 Memory缓存电路设计 | 第43-46页 |
| 3.5 PCI Express总线电路设计 | 第46-48页 |
| 3.6 USB2.0 接口电路设计 | 第48-49页 |
| 3.7 以太网接口电路设计 | 第49-51页 |
| 3.8 本章小结 | 第51-53页 |
| 第四章 系统高速PCB设计与SI仿真 | 第53-71页 |
| 4.1 系统高速PCB设计 | 第53-59页 |
| 4.1.1 高速PCB叠层设计 | 第53-56页 |
| 4.1.2 高速信号特性阻抗设计 | 第56-59页 |
| 4.2 信号完整性仿真方法分析 | 第59-60页 |
| 4.2.1 SI仿真基本原理 | 第59页 |
| 4.2.2 SI仿真基本方法 | 第59-60页 |
| 4.3 PCI Express总线信号完整性仿真 | 第60-65页 |
| 4.3.1 PCI-E串行链路建模 | 第60-62页 |
| 4.3.2 PCI-E X1Slot电路仿真 | 第62-64页 |
| 4.3.3 仿真结果分析 | 第64-65页 |
| 4.4 DDR3信号完整性仿真 | 第65-70页 |
| 4.4.1 DDR3 Memory仿真建模 | 第65-66页 |
| 4.4.2 DDR3 Memory电路仿真 | 第66-68页 |
| 4.4.3 仿真结果分析 | 第68-70页 |
| 4.5 本章小结 | 第70-71页 |
| 第五章 系统软件设计与现场测试 | 第71-81页 |
| 5.1 ISE开发环境介绍 | 第71-72页 |
| 5.2 Microblaze处理器核的构建 | 第72-75页 |
| 5.2.1 Microblaze软核的构建 | 第72-74页 |
| 5.2.2 双核并行处理的设计 | 第74-75页 |
| 5.3 核心IP核构建 | 第75-77页 |
| 5.3.1 DDR3 IP核调用 | 第75-76页 |
| 5.3.2 PCI-E IP核调用 | 第76-77页 |
| 5.4 前端数据滤波的设计 | 第77-78页 |
| 5.5 现场测试与数据分析 | 第78-80页 |
| 5.6 本章小结 | 第80-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 6.1 论文工作总结 | 第81-82页 |
| 6.2 未来工作展望 | 第82-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-87页 |
| 个人简历、在学期间发表的论文与研究成果 | 第87页 |
