| 第一章 绪论 | 第1-21页 |
| §1．1 低功耗研究的背景 | 第10-11页 |
| §1．2 集成电路低功耗设计的主要技术 | 第11-15页 |
| §1．2．1 系统级的低功耗设计 | 第12页 |
| §1．2．2 行为级、结构级的低功耗设计 | 第12页 |
| §1．2．3 电路级的低功耗设计 | 第12-15页 |
| §1．2．4 物理级的低功耗设计 | 第15页 |
| §1．3 CMOS电路的功耗分析 | 第15-18页 |
| §1．4 多阈值CMOS电路设计研究的现状与意义 | 第18-21页 |
| 第二章 多阈值CMOS电路设计的基本原理 | 第21-30页 |
| §2．1 单管子多阈值CMOS电路设计技术 | 第21-23页 |
| §2．2 高阈值NMOS管的等效电阻 | 第23-26页 |
| §2．3 高阈值NMOS管的尺寸估计 | 第26-27页 |
| §2．4 多路径多阈值CMOS电路设计技术 | 第27-28页 |
| §2．5 本章小结 | 第28-30页 |
| 第三章 多阈值CMOS组合逻辑电路设计 | 第30-40页 |
| §3．1 多阈值CMOS单元电路设计 | 第31-32页 |
| §3．2 抑制冗余的多阈值CMOS优先编码器 | 第32-38页 |
| §3．2．1 优先编码器的优先权 | 第32-34页 |
| §3．2．2 基于多阈值的低功耗优先编码器设计 | 第34-38页 |
| §3．3 本章小结 | 第38-40页 |
| 第四章 多阈值CMOS低功耗触发器设计 | 第40-53页 |
| §4．1 基于多阈值技术的主从结构可预置触发器设计 | 第40-47页 |
| §4．1．1 基本CMOS电路中的D型锁存器 | 第40-41页 |
| §4．1．2 多阈值CMOS主从结构可预置D触发器 | 第41-47页 |
| §4．2 多阈值时钟竞争型D触发器设计 | 第47-52页 |
| §4．3 本章小结 | 第52-53页 |
| 第五章 结论与展望 | 第53-56页 |
| §5．1 论文的主要成果 | 第53-55页 |
| §5．2 对今后工作的展望 | 第55-56页 |
| 参考文献 | 第56-62页 |
| 附录 | 第62-64页 |
| A．1 论文相关电路的PSPICE模拟程序 | 第62-64页 |