植入式刺激器芯片的数字控制单元设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题背景与意义 | 第9页 |
| 1.2 植入式刺激器研究现状 | 第9-10页 |
| 1.3 刺激器所存在的问题与芯片的现状 | 第10-12页 |
| 1.4 本文研究的内容 | 第12页 |
| 1.5 本论文结构 | 第12-13页 |
| 第2章 刺激器数字芯片设计理论 | 第13-21页 |
| 2.1 数字芯片的整体规划分析 | 第13-14页 |
| 2.2 数字芯片低功耗设计理论 | 第14-16页 |
| 2.3 数字芯片设计流程 | 第16-19页 |
| 2.4 本章小结 | 第19-21页 |
| 第3章 植入式刺激器的整体结构 | 第21-27页 |
| 3.1 刺激器的整体系统结构 | 第21-22页 |
| 3.2 植入式刺激器整体芯片架构 | 第22-23页 |
| 3.3 植入式刺激器数字芯片结构 | 第23-24页 |
| 3.4 系统通讯过程分析 | 第24-25页 |
| 3.5 本章小结 | 第25-27页 |
| 第4章 植入式刺激器数字芯片设计 | 第27-51页 |
| 4.1 刺激器数字芯片各模块设计 | 第27-39页 |
| 4.1.1 接收和发送模块 | 第27-30页 |
| 4.1.2 校验模块和存储控制模块 | 第30-35页 |
| 4.1.3 控制电极模块 | 第35-37页 |
| 4.1.4 时钟控制模块和电源管理模块 | 第37-38页 |
| 4.1.5 中央控制模块 | 第38-39页 |
| 4.2 模块验证设计 | 第39-46页 |
| 4.2.1 功能仿真验证 | 第39-42页 |
| 4.2.2 FPGA原型验证 | 第42-46页 |
| 4.3 刺激器芯片的逻辑综合实现 | 第46-50页 |
| 4.4 本章小结 | 第50-51页 |
| 第5章 电路版图与芯片测试验证 | 第51-59页 |
| 5.1 后端版图设计 | 第51-53页 |
| 5.2 静态时序分析 | 第53-55页 |
| 5.3 芯片测试 | 第55-56页 |
| 5.4 测试结果 | 第56-58页 |
| 5.5 本章小结 | 第58-59页 |
| 结论 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 攻读学位期间发表的学术论文 | 第65-67页 |
| 致谢 | 第67页 |
