| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第9-16页 |
| 1.1 研究背景 | 第9-11页 |
| 1.2 碳化硅MOSFET的发展 | 第11-12页 |
| 1.3 功率MOSFET的重要参数 | 第12-15页 |
| 1.3.1 击穿电压 | 第12-13页 |
| 1.3.2 导通电阻 | 第13页 |
| 1.3.3 阈值电压 | 第13-14页 |
| 1.3.4 开关时间 | 第14-15页 |
| 1.4 本文的主要工作与创新点 | 第15-16页 |
| 第二章 3.3kVSiCMOSFET元胞设计与分析 | 第16-31页 |
| 2.1 3.3 kVSiCMOSFET元胞参数设计 | 第16-22页 |
| 2.1.1 外延参数选取 | 第16-17页 |
| 2.1.2 元胞尺寸设计 | 第17-22页 |
| 2.2 3.3 kVSiCMOSFET导通特性分析 | 第22-30页 |
| 2.2.1 器件输出特性分析 | 第22-24页 |
| 2.2.2 器件电阻分量的确定 | 第24-30页 |
| 2.3 本章小结 | 第30-31页 |
| 第三章 3.3kVSiCMOSFET元胞优化设计 | 第31-43页 |
| 3.1 JFET区掺杂设计 | 第31-38页 |
| 3.1.1 JFET区全局掺杂 | 第31-34页 |
| 3.1.2 JFET区调制掺杂 | 第34-38页 |
| 3.2 电流分散层设计 | 第38-41页 |
| 3.3 本章小结 | 第41-43页 |
| 第四章 3.3kVSiCMOSFET三维元胞研究与优化 | 第43-57页 |
| 4.1 常规元胞三维仿真分析 | 第43-46页 |
| 4.2 方形元胞十字中心注入 | 第46-49页 |
| 4.3 三维元胞JFET掺杂优化 | 第49-56页 |
| 4.3.1 JFET区缩短的影响 | 第49-52页 |
| 4.3.2 JFET区均匀掺杂优化 | 第52-54页 |
| 4.3.3 JFET区调制掺杂优化 | 第54-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第五章 3.3kVSiCMOSFET终端设计与版图实现 | 第57-62页 |
| 5.1 终端设计 | 第57-60页 |
| 5.1.1 结终端原理分析 | 第57-59页 |
| 5.1.2 场限环终端设计 | 第59-60页 |
| 5.2 SiCMOSFET工艺流程与版图 | 第60-61页 |
| 5.3 本章小结 | 第61-62页 |
| 第六章 全文总结 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 攻读硕士学位期间取得的成果 | 第69页 |
