一种应用于读出电路的列级ADC的设计
摘要 | 第5-6页 |
abstract | 第6-7页 |
第一章 绪论 | 第10-14页 |
1.1 研究背景与意义 | 第10-11页 |
1.2 列级ADC国内外研究现状 | 第11-12页 |
1.3 本论文的主要内容和结构安排 | 第12-14页 |
第二章 模数转换器概述 | 第14-26页 |
2.1 ADC工作原理 | 第14页 |
2.2 ADC的主要性能指标 | 第14-19页 |
2.2.1 ADC的静态性能参数 | 第15-17页 |
2.2.2 ADC的动态性能参数 | 第17-19页 |
2.3 常见的ADC结构 | 第19-25页 |
2.3.1 全并行ADC | 第19-20页 |
2.3.2 流水线型ADC | 第20-21页 |
2.3.3 逐次逼近ADC | 第21-22页 |
2.3.4 循环ADC | 第22-23页 |
2.3.5 单斜ADC | 第23-25页 |
2.4 读出电路中的ADC | 第25页 |
2.5 本章小结 | 第25-26页 |
第三章 12位单斜模数转换器的设计 | 第26-61页 |
3.1 斜坡发生器 | 第26-36页 |
3.1.1 典型DAC结构 | 第26-28页 |
3.1.2 分段电容DAC原理 | 第28-31页 |
3.1.3 分段电容DAC的误差分析 | 第31-33页 |
3.1.4 12位斜坡发生器的设计 | 第33-36页 |
3.2 比较器 | 第36-53页 |
3.2.1 比较器基础 | 第37-38页 |
3.2.2 动态比较器 | 第38-40页 |
3.2.3 比较器的失调 | 第40-47页 |
3.2.4 比较器的设计 | 第47-53页 |
3.3 斜坡输出缓冲器 | 第53-56页 |
3.3.1 高增益运放对比 | 第53-54页 |
3.3.2 两级运放的设计 | 第54-56页 |
3.4 数字部分设计和时序设计 | 第56-60页 |
3.4.1 锁存寄存器 | 第57页 |
3.4.2 计数器 | 第57-58页 |
3.4.3 时序设计 | 第58-60页 |
3.5 本章小结 | 第60-61页 |
第四章 版图与仿真结果 | 第61-70页 |
4.1 单斜ADC的版图 | 第61-63页 |
4.2 关键模块仿真 | 第63-67页 |
4.2.1 斜坡发生器仿真结果 | 第63-65页 |
4.2.2 斜坡输出缓冲器仿真结果 | 第65-66页 |
4.2.3 比较器仿真结果 | 第66-67页 |
4.3 单斜ADC整体仿真结果 | 第67-69页 |
4.4 性能对比 | 第69页 |
4.5 本章小结 | 第69-70页 |
第五章 总结和展望 | 第70-71页 |
致谢 | 第71-72页 |
参考文献 | 第72-75页 |
攻读硕士学位期间取得的成果 | 第75页 |