| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第12-19页 |
| 1.1 研究背景 | 第12-14页 |
| 1.2 AES 硬件实现研究现状分析 | 第14-16页 |
| 1.2.1 AES S-盒 | 第14-15页 |
| 1.2.2 AES 轮变换设计 | 第15-16页 |
| 1.2.3 AES 结构设计 | 第16页 |
| 1.3 本文主要研究内容 | 第16-18页 |
| 1.4 论文结构安排 | 第18-19页 |
| 第二章 AES IP 核总体结构设计 | 第19-29页 |
| 2.1 AES IP 核总体结构设计方案 | 第19页 |
| 2.2 AES IP 核 AHB 总线接口 | 第19-20页 |
| 2.3 AES CCM*安全模式控制器 | 第20-23页 |
| 2.3.1 CBC-MAC 认证模式 | 第21-22页 |
| 2.3.2 CTR 数据加/解密模式 | 第22页 |
| 2.3.3 CCM 安全模式工作流程 | 第22-23页 |
| 2.4 AES 运算模块结构设计 | 第23-28页 |
| 2.4.1 AES 算法运算流程 | 第24-27页 |
| 2.4.2 AES 运算硬件实现结构 | 第27-28页 |
| 2.5 小结 | 第28-29页 |
| 第三章 高性能 AES S-盒研究与设计 | 第29-46页 |
| 3.1 LUT S-盒实现原理 | 第29-30页 |
| 3.2 基于复合域运算的 S-盒设计与实现 | 第30-41页 |
| 3.2.1 复合域 S-盒的结构设计 | 第30-31页 |
| 3.2.2 复合域求逆电路的设计 | 第31-33页 |
| 3.2.3 映射矩阵电路设计 | 第33-34页 |
| 3.2.4 小面积 S-盒的优化 | 第34-41页 |
| 3.3 基于 DSE 方法的低功耗 S-盒设计与实现 | 第41-44页 |
| 3.3.1 DSE 方法简介 | 第42-43页 |
| 3.3.2 低功耗 S-盒设计与实现 | 第43-44页 |
| 3.4 S-盒性能分析 | 第44-45页 |
| 3.5 小结 | 第45-46页 |
| 第四章 低功耗 AES 轮变换的设计与实现 | 第46-57页 |
| 4.1 AES 轮变换分模块设计 | 第46-49页 |
| 4.1.1 行移位运算 | 第46-47页 |
| 4.1.2 列混淆运算 | 第47-49页 |
| 4.1.3 轮变换顶层模块 | 第49页 |
| 4.2 低功耗 AES 轮变换设计 | 第49-54页 |
| 4.2.1 AES 轮变换 T-盒的设计 | 第50-53页 |
| 4.2.2 T-盒组结构设计 | 第53-54页 |
| 4.2.3 T-盒轮变换结构设计方案的研究分析 | 第54页 |
| 4.3 行为仿真和性能评估 | 第54-56页 |
| 4.3.1 行为仿真测试 | 第54-55页 |
| 4.3.2 性能分析 | 第55-56页 |
| 4.4 小结 | 第56-57页 |
| 第五章 低功耗 AES 加密器设计与实现 | 第57-67页 |
| 5.1 整体结构设计 | 第57-59页 |
| 5.2 低功耗控制器研究与设计 | 第59-62页 |
| 5.2.1 状态机控制器设计 | 第59-60页 |
| 5.2.2 查找表控制器设计 | 第60-62页 |
| 5.3 AES 加密器行为仿真验证及其性能分析 | 第62-66页 |
| 5.3.1 行为仿真测试 | 第62-64页 |
| 5.3.2 性能分析 | 第64-66页 |
| 5.4 小结 | 第66-67页 |
| 第六章 应用于 ZigBee SoC 的 AES IP 核实现与验证 | 第67-75页 |
| 6.1 AES CCM*模式控制/状态寄存器字段设计 | 第67-68页 |
| 6.2 AES IP 核运行流程的设计与实现 | 第68-69页 |
| 6.3 AES IP 核行为测试 | 第69-74页 |
| 6.3.1 测试方案设计 | 第69-71页 |
| 6.3.2 AES CCM*模式测试 | 第71-74页 |
| 6.4 小结 | 第74-75页 |
| 第七章 总结与展望 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 致谢 | 第81-82页 |
| 在学期间的研究成果及发表的学术论文 | 第82页 |
