SoC设计平台片上总线及测试技术研究
| 第一章 绪论 | 第1-24页 |
| ·SoC概述 | 第13-15页 |
| ·SoC与IP | 第13-14页 |
| ·基于平台的SoC设计 | 第14-15页 |
| ·SoC系统级测试技术 | 第15-19页 |
| ·大规模集成电路可测性设计 | 第15-18页 |
| ·Ad Hoc技术 | 第16页 |
| ·内部扫描测试 | 第16页 |
| ·内建自测试 | 第16-17页 |
| ·测试点插入技术 | 第17页 |
| ·边界扫描设计 | 第17-18页 |
| ·SoC测试技术 | 第18-19页 |
| ·八位SoC平台设计 | 第19-22页 |
| ·HGD08R01软核简介 | 第19-20页 |
| ·HGD08R01性能特点 | 第20-21页 |
| ·八位SoC平台的设计思想 | 第21-22页 |
| ·课题来源 | 第22页 |
| ·本文主要研究内容 | 第22页 |
| ·课题的意义 | 第22-23页 |
| ·论文结构 | 第23-24页 |
| 第二章 八位SoC平台的片上总线设计 | 第24-39页 |
| ·概述 | 第24-27页 |
| ·SoC片上总线技术 | 第24-26页 |
| ·SoC片上总线特点 | 第26-27页 |
| ·八位SoC平台的片上总线设计 | 第27-38页 |
| ·VSIA的OCB规范 | 第28-29页 |
| ·八位SoC设计平台的片上总线设计 | 第29-38页 |
| ·系统总线 | 第30-33页 |
| ·系统总线信号 | 第30-31页 |
| ·基本读写时序 | 第31-33页 |
| ·外设总线 | 第33-34页 |
| ·IPBus Interface总线桥 | 第34-38页 |
| ·小结 | 第38-39页 |
| 第三章 边界扫描测试技术及实现 | 第39-67页 |
| ·概述 | 第39-50页 |
| ·基本概念和基本原理 | 第39-42页 |
| ·IEEE1149.1测试标准的体系结构 | 第42-43页 |
| ·测试访问端口(TAP)控制器 | 第43-45页 |
| ·数据寄存器 | 第45-47页 |
| ·指令寄存器 | 第47页 |
| ·指令 | 第47-50页 |
| ·八位SoC平台中的JTAG模块设计 | 第50-66页 |
| ·设计目标 | 第51页 |
| ·总体结构设计 | 第51-53页 |
| ·各子模块设计 | 第53-66页 |
| ·hi_control模块 | 第54-62页 |
| ·hj_instreg模块 | 第62-65页 |
| ·hi_datamux模块 | 第65页 |
| ·hj_idcode模块 | 第65-66页 |
| ·小结 | 第66-67页 |
| 第四章 JTAG模块仿真验证 | 第67-80页 |
| ·概述 | 第67-71页 |
| ·JTAG模块仿真验证 | 第71-79页 |
| ·仿真验证平台 | 第71页 |
| ·测试计划 | 第71-72页 |
| ·仿真激励 | 第72-75页 |
| ·仿真结果 | 第75-79页 |
| ·BYPASS指令仿真结果 | 第75-76页 |
| ·IDCODE指令仿真结果 | 第76-77页 |
| ·SAMPLE／PRELOAD指令仿真结果 | 第77-78页 |
| ·EXTEST指令仿真结果 | 第78-79页 |
| ·效果评估 | 第79页 |
| ·小结 | 第79-80页 |
| 第五章 总结与展望 | 第80-82页 |
| ·论文工作总结 | 第80页 |
| ·进一步工作展望 | 第80-82页 |
| 参考文献 | 第82-85页 |
