| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-11页 |
| ·加法器的研究背景 | 第9页 |
| ·论文主要研究工作及框架 | 第9-10页 |
| ·论文主要研究工作 | 第9-10页 |
| ·论文框架 | 第10页 |
| ·本章 小结 | 第10-11页 |
| 第二章 加法器概论 | 第11-17页 |
| ·加法器基本原理 | 第11-15页 |
| ·加法器原理介绍 | 第11-13页 |
| ·串行进位加法器 | 第13-15页 |
| ·加法器的主要性能指标 | 第15-16页 |
| ·电路速度 | 第15页 |
| ·电路功耗 | 第15-16页 |
| ·本章 小结 | 第16-17页 |
| 第三章 低功耗加法器 | 第17-27页 |
| ·低功耗设计 | 第17-18页 |
| ·CMOS 集成电路功耗 | 第17-18页 |
| ·低功耗设计技术综述 | 第18页 |
| ·低功耗CMOS 加法器的实现 | 第18-26页 |
| ·逻辑方程 | 第19页 |
| ·异或、同或门 | 第19-22页 |
| ·全加单元 | 第22-24页 |
| ·性能指标 | 第24-25页 |
| ·仿真环境 | 第25页 |
| ·对比 | 第25-26页 |
| ·本章 小结 | 第26-27页 |
| 第四章 超高速加法器 | 第27-39页 |
| ·高速加法器 | 第27-32页 |
| ·超前进位加法器（Carry—Lookahead Adder） | 第27-29页 |
| ·曼彻斯特加法器（Manchester Adder） | 第29-30页 |
| ·进位旁路加法器（Carry—Skip Adder） | 第30-31页 |
| ·进位选择加法器（Carry—Select Adder） | 第31页 |
| ·进位保留加法器（Carry—Save Adder） | 第31-32页 |
| ·可用于实现高速加法器的方法 | 第32-37页 |
| ·多米诺逻辑 | 第32-34页 |
| ·动态CMOS 逻辑电路 | 第34-37页 |
| ·本章 小结 | 第37-39页 |
| 第五章 低功耗超高速CMOS 加法器 | 第39-47页 |
| ·两位动态高速低功耗加法器 | 第39-42页 |
| ·常见加法器的进位与求和算法 | 第39-40页 |
| ·改进的算法和结构 | 第40-42页 |
| ·仿真结果 | 第42页 |
| ·第三纪树结构加法器 | 第42-45页 |
| ·本章 小结 | 第45-47页 |
| 第六章 结束语 | 第47-49页 |
| 致谢 | 第49-51页 |
| 参考文献 | 第51-55页 |
| 硕士期间参与科研项目与研究成果 | 第55-57页 |
