| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7页 |
| ·超高速比较器的研究现状 | 第7-8页 |
| ·本课题的研究任务和论文的组织 | 第8-11页 |
| 第二章 超高速A/D 转换器 | 第11-27页 |
| ·A/D 转换器的基本原理及性能指标 | 第11-15页 |
| ·A/D 转换器的静态参数 | 第13-14页 |
| ·A/D 转换器的动态参数 | 第14-15页 |
| ·超高速数模转换器的结构及技术 | 第15-25页 |
| ·全并行结构(Full Flash) | 第15-16页 |
| ·两步式结构(Two Step) | 第16-18页 |
| ·折叠插值结构(Folding and Interpolation) | 第18-22页 |
| ·流水线结构(Pipelined) | 第22-23页 |
| ·时间交织(Time-Interleaved) | 第23-24页 |
| ·超高速模数转换器结构的性能比较 | 第24-25页 |
| ·本章小节 | 第25-27页 |
| 第三章 比较器的性能及结构 | 第27-41页 |
| ·比较器的特性 | 第27-31页 |
| ·比较器的静态特性 | 第28-29页 |
| ·比较器的动态特性 | 第29-31页 |
| ·比较器的分类及结构 | 第31-40页 |
| ·开环比较器 | 第31-34页 |
| ·迟滞比较器 | 第34-35页 |
| ·可再生比较器 | 第35-38页 |
| ·开关电容比较器 | 第38-39页 |
| ·几种比较器结构的性能比较 | 第39-40页 |
| ·本章小节 | 第40-41页 |
| 第四章 超高速比较器电路设计 | 第41-55页 |
| ·预放大锁存比较器原理、分类及结构 | 第41-46页 |
| ·预放大再生锁存比较器原理 | 第41-42页 |
| ·预放大再生锁存比较器分类 | 第42-45页 |
| ·预放大再生锁存比较器的实现结构 | 第45-46页 |
| ·预放大级的设计与优化 | 第46-50页 |
| ·前置放大器的选择 | 第46-48页 |
| ·本文设计的前置放大器结构及仿真结果 | 第48-50页 |
| ·前置放大器失调电压的理论分析 | 第50页 |
| ·再生锁存级的设计与优化 | 第50-53页 |
| ·再生锁存电路的设计 | 第50-52页 |
| ·再生锁存器的失调电压分析 | 第52-53页 |
| ·输出锁存级的设计和优化 | 第53页 |
| ·本章小节 | 第53-55页 |
| 第五章 比较器电路仿真结果及版图 | 第55-61页 |
| ·比较器仿真结果 | 第56-58页 |
| ·功能仿真 | 第56-57页 |
| ·传输延迟仿真 | 第57页 |
| ·失调电压仿真 | 第57-58页 |
| ·比较器的版图设计 | 第58-59页 |
| ·本章小节 | 第59-61页 |
| 结论 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 研究成果 | 第68-69页 |