| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第15-27页 |
| 1.1 课题研究背景与意义 | 第15-21页 |
| 1.2 国内外研究现状 | 第21-25页 |
| 1.3 本文的主要工作和内容安排 | 第25-27页 |
| 第二章 老化基本模型及仿真工具 | 第27-36页 |
| 2.1 NBTI老化模型 | 第27-31页 |
| 2.2 PBTI老化模型 | 第31-32页 |
| 2.3 HSPICE仿真工具 | 第32-35页 |
| 2.4 本章小结 | 第35-36页 |
| 第三章 电源门控电路的老化特性分析 | 第36-42页 |
| 3.1 电源门控电路的结构与工作原理 | 第36-37页 |
| 3.2 休眠管的选择 | 第37页 |
| 3.3 Header型电路的老化特性分析 | 第37-40页 |
| 3.3.1 逻辑网络的老化特性分析 | 第37-38页 |
| 3.3.2 休眠管的老化特性分析 | 第38-39页 |
| 3.3.3 Header型电路的老化性能损失模型 | 第39-40页 |
| 3.4 Footer型电路的老化特性分析 | 第40-41页 |
| 3.5 本章小结 | 第41-42页 |
| 第四章 基于动态休眠管尺寸法的Header型抗老化研究 | 第42-49页 |
| 4.1 研究动机 | 第42页 |
| 4.2 考虑NBTI效应的Header型电路性能损失模型分析 | 第42-43页 |
| 4.3 传统休眠管尺寸方法 | 第43页 |
| 4.4 动态休眠管尺寸方法 | 第43-46页 |
| 4.4.1 动态休眠管尺寸抗老化方案 | 第44-45页 |
| 4.4.2 动态休眠管尺寸方法对泄漏功耗的影响 | 第45-46页 |
| 4.5 仿真结果与分析 | 第46-48页 |
| 4.6 本章小结 | 第48-49页 |
| 第五章 基于休眠管受压控制法的Footer型抗老化研究 | 第49-58页 |
| 5.1 研究动机 | 第49页 |
| 5.2 PBTI效应对Footer型电路的影响 | 第49-50页 |
| 5.3 休眠管受压控制法 | 第50-52页 |
| 5.4 基于休眠管受压控制法的Footer型抗老化方法研究 | 第52-55页 |
| 5.4.1 休眠管分组方法研究 | 第52-53页 |
| 5.4.2 基于休眠管受压控制法的Footer型电路抗老化设计 | 第53-55页 |
| 5.5 仿真结果与分析 | 第55-57页 |
| 5.6 本章小结 | 第57-58页 |
| 第六章 结论与展望 | 第58-60页 |
| 6.1 研究工作总结 | 第58-59页 |
| 6.2 未来工作展望 | 第59-60页 |
| 参考文献 | 第60-65页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第65页 |
