摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第1章 绪论 | 第11-14页 |
1.1 论文研究背景及意义 | 第11-12页 |
1.2 数据采集的原理与发展现状 | 第12-13页 |
1.2.1 数据采集的原理 | 第12页 |
1.2.2 数据采集的发展现状 | 第12-13页 |
1.3 论文主要工作 | 第13-14页 |
第2章 高速数据采集系统的总体方案设计 | 第14-19页 |
2.1 系统的性能指标 | 第14页 |
2.2 处理器的选型 | 第14-15页 |
2.3 处理器总线互联与接口分析 | 第15-17页 |
2.3.1 Cyclone V SoC FPGA简介 | 第15-16页 |
2.3.2 HSMC接口简介 | 第16-17页 |
2.3.3 uPP接口简介 | 第17页 |
2.3.4 MSP430简介 | 第17页 |
2.4 系统总体方案设计 | 第17-18页 |
2.5 本章小结 | 第18-19页 |
第3章 高速数据采集系统的硬件平台实现 | 第19-42页 |
3.1 FPGA子板的设计 | 第19-29页 |
3.1.1 电源供电电路设计 | 第19-23页 |
3.1.2 时钟网络电路设计 | 第23-24页 |
3.1.3 VGA接口电路设计 | 第24-25页 |
3.1.4 LVDS接口与uPP接口设计 | 第25页 |
3.1.5 DDR3 SDRAM、EPCQ和QSPI电路设计 | 第25-27页 |
3.1.6 板载USB Blaster Ⅱ设计 | 第27页 |
3.1.7 MSP430电路设计 | 第27页 |
3.1.8 UART、SD卡、网口和USB口电路设计 | 第27-29页 |
3.3 ADC子板介绍 | 第29-36页 |
3.3.1 ADC芯片介绍 | 第29-31页 |
3.3.2 供电电路介绍 | 第31-32页 |
3.3.3 时钟电路介绍 | 第32-33页 |
3.3.4 LVDS信号简介 | 第33-36页 |
3.4 DAC子板介绍 | 第36-41页 |
3.4.1 DAC芯片介绍 | 第36-39页 |
3.4.2 供电电路介绍 | 第39-40页 |
3.4.3 时钟电路介绍 | 第40-41页 |
3.5 本章小结 | 第41-42页 |
第4章 高速数据采集系统的软件系统实现 | 第42-63页 |
4.1 软件系统总体流程 | 第42页 |
4.2 FPGA的驱动逻辑设计 | 第42-56页 |
4.2.1 模数转换模块逻辑设计 | 第42-46页 |
4.2.2 数模转换模块逻辑设计 | 第46-50页 |
4.2.3 VGA模块逻辑设计 | 第50-53页 |
4.2.4 uPP通信模块逻辑设计 | 第53-54页 |
4.2.5 高速信号的时序约束 | 第54-56页 |
4.3 Nios Ⅱ系统的构建与开发 | 第56-61页 |
4.3.1 SOPC技术介绍 | 第56-57页 |
4.3.2 自定义外设组件设计 | 第57-58页 |
4.3.3 Nios Ⅱ最小系统的构建 | 第58-59页 |
4.3.4 数据存储模块设计 | 第59-60页 |
4.3.5 Nios Ⅱ系统软件开发 | 第60-61页 |
4.4 基于Qsys的HPS硬件系统开发 | 第61-62页 |
4.4.1 SoC FPGA的HPS开发流程 | 第61-62页 |
4.4.2 FPGA与HPS数据通信 | 第62页 |
4.5 本章小结 | 第62-63页 |
第5章 系统调试与验证 | 第63-75页 |
5.1 电路的调试与测试 | 第63-71页 |
5.1.1 电源电路调试 | 第63-64页 |
5.1.2 时钟电路调试 | 第64-65页 |
5.1.3 模数转换模块调试 | 第65-67页 |
5.1.4 数模转换模块调试 | 第67-68页 |
5.1.5 uPP接口测试 | 第68-69页 |
5.1.6 存储模块测试 | 第69-70页 |
5.1.7 VGA模块测试 | 第70-71页 |
5.1.8 FPGA与HPS通信测试 | 第71页 |
5.2 系统平台联调 | 第71-73页 |
5.3 系统可靠性验证 | 第73-74页 |
5.4 芯片资源消耗与功耗分析 | 第74页 |
5.5 本章小结 | 第74-75页 |
结论 | 第75-76页 |
参考文献 | 第76-79页 |
攻读硕士学位期间发表的论文和取得的科研成果 | 第79-80页 |
致谢 | 第80-81页 |
附录 | 第81页 |