65nm工艺运算器全定制设计技术与方法
| 摘要 | 第1-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-18页 |
| ·课题的相关研究介绍 | 第11-16页 |
| ·全定制设计技术相关研究 | 第11-13页 |
| ·65nm工艺设计优势与挑战 | 第13-14页 |
| ·加法器研究介绍 | 第14-15页 |
| ·乘法器研究介绍 | 第15-16页 |
| ·课题来源与研究意义 | 第16-17页 |
| ·论文的组织结构 | 第17-18页 |
| 第二章 半定制与全定制设计相结合的优化方法研究 | 第18-24页 |
| ·逻辑综合优化的相关技术研究 | 第18-20页 |
| ·综合约束的设置 | 第20-21页 |
| ·引入全定制设计的方法研究 | 第21-23页 |
| ·引入全定制设计的方法 | 第21-22页 |
| ·乘法部件定制乘法器的确定 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 高性能全定制加法器研究与实现 | 第24-38页 |
| ·加法器概述 | 第24-27页 |
| ·高性能加法器结构介绍 | 第24-27页 |
| ·加法器改进结构的研究 | 第27-29页 |
| ·带进位输入的加法器研究 | 第27-28页 |
| ·带结果选择的加法器研究 | 第28-29页 |
| ·加法器在移位与分支部件中的应用 | 第29-37页 |
| ·移位与分支部件结构概述 | 第29-30页 |
| ·加法器在移位与分支部件中的应用 | 第30-31页 |
| ·全定制加法器设计 | 第31-36页 |
| ·全定制加法器验证与性能分析 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 16 位全定制乘法器设计 | 第38-47页 |
| ·YHFT-DX乘法部件的功能和结构概述 | 第38-39页 |
| ·16 位全定制乘法器算法设计 | 第39-43页 |
| ·部分积产生算法 | 第39-41页 |
| ·部分积压缩算法 | 第41-42页 |
| ·不同位宽乘法的实现 | 第42-43页 |
| ·16 位全定制乘法器实现 | 第43-46页 |
| ·16 位全定制乘法器电路和版图 | 第43-45页 |
| ·16 位全定制乘法器验证与性能分析 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 全定制与自动化结合的设计方法研究 | 第47-61页 |
| ·全定制电路优化技术的研究 | 第47-55页 |
| ·电路优化的一般方法 | 第47-50页 |
| ·一种电路自动优化的思想 | 第50-55页 |
| ·定制单元与自动布线结合的版图设计 | 第55-60页 |
| ·16 位SIMD加法器功能描述 | 第55-56页 |
| ·电路性能及功能模型提取 | 第56页 |
| ·单元版图设计 | 第56-57页 |
| ·单元版图LEF信息提取 | 第57-58页 |
| ·单元布局与自动布线 | 第58页 |
| ·版图后验证与版图优化 | 第58-59页 |
| ·与传统的全定制版图设计方法和半定制设计的比较 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 全文总结和工作展望 | 第61-62页 |
| ·全文总结 | 第61页 |
| ·工作展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 作者在学期间取得的学术成果 | 第66页 |
