换能器幅相一致性测试系统
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 论文背景和意义 | 第10页 |
| 1.2 国内外发展现状 | 第10-12页 |
| 1.3 论文主要研究内容及技术指标 | 第12-14页 |
| 第2章 系统测量方法与原理 | 第14-18页 |
| 2.1 系统的测量方法 | 第14-16页 |
| 2.2 系统的测量原理 | 第16-17页 |
| 2.3 本章小结 | 第17-18页 |
| 第3章 系统硬件设计 | 第18-35页 |
| 3.1 硬件总体方案设计 | 第18-19页 |
| 3.2 系统供电电路设计 | 第19-21页 |
| 3.3 综合控制模块电路设计 | 第21-25页 |
| 3.3.1 DSP芯片选取与电路设计 | 第21-23页 |
| 3.3.2 FPGA芯片选取与电路设计 | 第23-24页 |
| 3.3.3 USB芯片选取 | 第24-25页 |
| 3.4 信号生成模块电路设计 | 第25-26页 |
| 3.5 通道切换模块电路设计 | 第26-27页 |
| 3.6 信号调理模块电路设计 | 第27-28页 |
| 3.6.1 固定增益运算放大器 | 第27-28页 |
| 3.6.2 模拟开关选择 | 第28页 |
| 3.7 信号采集模块电路设计 | 第28-32页 |
| 3.7.1 外部基准电压源电路设计 | 第30页 |
| 3.7.2 数据缓存电路设计 | 第30-32页 |
| 3.8 本章小结 | 第32-35页 |
| 第4章 系统软件设计 | 第35-49页 |
| 4.1 软件总体方案设计 | 第35-36页 |
| 4.2 FPGA程序流程设计 | 第36-39页 |
| 4.2.1 采集流程设计 | 第36-37页 |
| 4.2.2 通信流程设计 | 第37-39页 |
| 4.3 FPGA内部资源使用情况 | 第39页 |
| 4.4 DSP程序流程设计 | 第39-46页 |
| 4.4.1 与上位机通信模块设计 | 第40-42页 |
| 4.4.2 控制继电器切换模块 | 第42-43页 |
| 4.4.3 信号生成控制模块设计 | 第43-45页 |
| 4.4.4 DSP与FPGA通信模块设计 | 第45-46页 |
| 4.5 上位机程序设计 | 第46-48页 |
| 4.5.1 用户控制区 | 第46-47页 |
| 4.5.2 放大倍数设置区 | 第47页 |
| 4.5.3 时域波形显示区 | 第47-48页 |
| 4.5.4 测试结果显示区 | 第48页 |
| 4.6 本章小结 | 第48-49页 |
| 第5章 系统验证与性能测试 | 第49-61页 |
| 5.1 概述 | 第49页 |
| 5.2 综合控制模块测试 | 第49-51页 |
| 5.2.1 DSP与FPGA数据传输测试 | 第49-50页 |
| 5.2.2 USB接口数据传输测试 | 第50-51页 |
| 5.3 信号发生模块测试 | 第51页 |
| 5.4 信号调理模块测试 | 第51-57页 |
| 5.4.1 等效输入噪声测试 | 第52-53页 |
| 5.4.2 各级放大倍数测试 | 第53页 |
| 5.4.3 幅相一致性测试 | 第53-57页 |
| 5.5 信号采集模块测试 | 第57-58页 |
| 5.6 系统整体测试 | 第58-60页 |
| 5.6.1 幅度一致性测试 | 第59页 |
| 5.6.2 相位一致性测试 | 第59-60页 |
| 5.7 本章小结 | 第60-61页 |
| 结论 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 致谢 | 第65-66页 |
| 附录 | 第66-68页 |
