基于MPC8536的VME总线嵌入式控制器研制
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题背景及研究的目的和意义 | 第9-11页 |
| 1.2 国内外发展现状 | 第11-12页 |
| 1.3 本文主要研究的内容和本文结构 | 第12-14页 |
| 1.3.1 本文的主要研究内容 | 第12-13页 |
| 1.3.2 本文结构安排 | 第13-14页 |
| 第2章 需求分析及总体设计方案 | 第14-19页 |
| 2.1 总体设计要求 | 第14页 |
| 2.2 需求分析 | 第14-15页 |
| 2.3 总体方案 | 第15-17页 |
| 2.3.1 硬件总体方案 | 第15-16页 |
| 2.3.2 软件总体方案 | 第16-17页 |
| 2.4 关键技术 | 第17-18页 |
| 2.5 本章小结 | 第18-19页 |
| 第3章 硬件电路设计 | 第19-30页 |
| 3.1 计算机最小系统设计 | 第19-24页 |
| 3.1.1 电源电路设计 | 第19-20页 |
| 3.1.2 复位电路设计 | 第20-21页 |
| 3.1.3 时钟电路设计 | 第21-22页 |
| 3.1.4 DDR3 电路设计 | 第22-24页 |
| 3.2 计算机通用接口设计 | 第24-27页 |
| 3.2.1 存储器接口设计 | 第24-25页 |
| 3.2.2 RS422 接口设计 | 第25-26页 |
| 3.2.3 以太网接口设计 | 第26页 |
| 3.2.4 USB接口设计 | 第26-27页 |
| 3.3 VME接口电路设计 | 第27-29页 |
| 3.4 本章小结 | 第29-30页 |
| 第4章 固件设计 | 第30-39页 |
| 4.1 VME总线分析 | 第30-31页 |
| 4.2 VME核设计 | 第31-38页 |
| 4.2.1 总线定时模块 | 第31-32页 |
| 4.2.2 总线仲裁与请求模块 | 第32-33页 |
| 4.2.3 中断管理和IACK*菊花链驱动模块 | 第33-34页 |
| 4.2.4 Avalon_VME模块 | 第34-35页 |
| 4.2.5 VME_slave模块 | 第35页 |
| 4.2.6 波形消抖模块 | 第35页 |
| 4.2.7 VME_IP模块 | 第35-36页 |
| 4.2.8 VME控制器的内存映射及寄存器设置 | 第36-38页 |
| 4.3 PCI核分析与配置 | 第38页 |
| 4.4 固件的总体封装 | 第38页 |
| 4.5 本章小结 | 第38-39页 |
| 第5章 软件程序设计 | 第39-55页 |
| 5.1 系统启动过程分析 | 第39-41页 |
| 5.1.1 MPC8536 上电复位过程 | 第39-40页 |
| 5.1.2 MPC8536 初始化及内存映射 | 第40-41页 |
| 5.2 U-BOOT移植 | 第41-46页 |
| 5.2.1 U-Boot启动分析 | 第41-43页 |
| 5.2.2 U-Boot移植步骤 | 第43-46页 |
| 5.3 VXWORKS移植与裁剪 | 第46-49页 |
| 5.3.1 BSP移植 | 第46-49页 |
| 5.3.2 VxWorks内核裁剪 | 第49页 |
| 5.4 VME驱动程序开发 | 第49-54页 |
| 5.4.1 VME初始化函数 | 第50-51页 |
| 5.4.2 VME读写函数 | 第51页 |
| 5.4.3 中断使能/禁止函数 | 第51-53页 |
| 5.4.4 中断挂接函数 | 第53页 |
| 5.4.5 中断的处理过程 | 第53-54页 |
| 5.5 本章小结 | 第54-55页 |
| 第6章 电路调试及测试 | 第55-60页 |
| 6.1 嵌入式控制器的调试 | 第55-56页 |
| 6.1.1 调试方案 | 第55页 |
| 6.1.2 调试过程 | 第55-56页 |
| 6.2 嵌入式控制器的测试 | 第56-59页 |
| 6.2.1 计算机基本信息测试 | 第56-57页 |
| 6.2.2 DDR3 读写测试 | 第57页 |
| 6.2.3 VME接口测试 | 第57-59页 |
| 6.3 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65页 |
