RFID标签芯片低功耗设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 研究背景 | 第7-8页 |
| 1.2 研究现状与发展趋势 | 第8-9页 |
| 1.2.1 国外 RFID 技术的发展 | 第8页 |
| 1.2.2 国内 RFID 技术的发展 | 第8-9页 |
| 1.3 论文的研究内容 | 第9-10页 |
| 1.4 内容安排 | 第10-11页 |
| 第二章 CMOS 数字电路功耗构成 | 第11-17页 |
| 2.1 CMOS 数字电路功耗分类 | 第11-14页 |
| 2.1.1 动态功耗 | 第11-13页 |
| 2.1.2 静态功耗 | 第13-14页 |
| 2.2 EDA 工具计算功耗的方法 | 第14-16页 |
| 2.2.1 翻转功耗 | 第14-15页 |
| 2.2.2 漏电功耗 | 第15页 |
| 2.2.3 内部功耗 | 第15-16页 |
| 2.2.4 CCS 和 ECSM 功耗模型 | 第16页 |
| 2.3 本章小结 | 第16-17页 |
| 第三章 无源电子标签定义及系统结构 | 第17-23页 |
| 3.1 协议标准和规范 | 第17页 |
| 3.2 系统结构和模块划分 | 第17-18页 |
| 3.3 数字基带的电路设计 | 第18-22页 |
| 3.5 本章小结 | 第22-23页 |
| 第四章 CMOS 数字电路低功耗设计方法学 | 第23-35页 |
| 4.1 系统级功耗设计优化 | 第24-26页 |
| 4.1.1 并行结构设计 | 第24-25页 |
| 4.1.2 流水线结构设计 | 第25-26页 |
| 4.2 寄存器传输级设计优化 | 第26-29页 |
| 4.2.1 门控时钟结构设计 | 第26-27页 |
| 4.2.2 电源门控 | 第27-28页 |
| 4.2.3 多阈值单元 | 第28-29页 |
| 4.2.4 操作数隔离 | 第29页 |
| 4.3 门级优化 | 第29-30页 |
| 4.4 低功耗标准单元库设计 | 第30-33页 |
| 4.5 本章小结 | 第33-35页 |
| 第五章 RFID 标签芯片低功耗设计实现 | 第35-67页 |
| 5.1 RFID 低功耗设计 | 第35-38页 |
| 5.1.1 异步优化设计 | 第35-37页 |
| 5.1.2 并行 CRC 计算方法 | 第37-38页 |
| 5.2 数字基带的逻辑综合 | 第38-51页 |
| 5.2.1 逻辑综合概述 | 第38-40页 |
| 5.2.2 低功耗逻辑综合 | 第40-49页 |
| 5.2.3 逻辑综合结果分析 | 第49-51页 |
| 5.3 数字基带的静态时序分析 | 第51-53页 |
| 5.3.1 版图前时序检查 | 第52页 |
| 5.3.2 版图后时序分析 | 第52-53页 |
| 5.3.3 时序优化 | 第53页 |
| 5.4 多电压设计 | 第53-56页 |
| 5.4.1 定义电压域及电压接口 | 第53-54页 |
| 5.4.2 定义电源网络 | 第54-55页 |
| 5.4.3 插入电压转换器 | 第55-56页 |
| 5.5 数字基带的时钟树综合 | 第56-63页 |
| 5.5.1 时钟树综合概述 | 第56-57页 |
| 5.5.2 低功耗时钟树综合 | 第57-61页 |
| 5.5.3 时钟树综合结果分析 | 第61-63页 |
| 5.6 设计结果分析 | 第63-66页 |
| 5.7 本章小结 | 第66-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 附录 A | 第75-76页 |
