双磁路磁通门传感器及磁场测量系统的研究
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-19页 |
| 1.1 课题背景及研究目的和意义 | 第10-11页 |
| 1.1.1 本课题技术背景 | 第10-11页 |
| 1.1.2 本课题研究目的和意义 | 第11页 |
| 1.2 国内外在该方向的研究现状 | 第11-17页 |
| 1.2.1 国外磁通门传感器及检测技术发展现状 | 第12-14页 |
| 1.2.2 国内磁通门技术研究现状及分析 | 第14-17页 |
| 1.3 课题来源及研究的主要内容 | 第17-19页 |
| 1.3.1 课题来源 | 第17页 |
| 1.3.2 本文主要研究内容 | 第17-19页 |
| 第2章 双磁路磁通门传感器结构设计 | 第19-32页 |
| 2.1 磁通门传感技术分析 | 第19-24页 |
| 2.1.1 单棒型磁通门构成及工作原理 | 第19-21页 |
| 2.1.2 双棒型磁通门基本原理与模型 | 第21-24页 |
| 2.2 磁通门结构设计及材料选择 | 第24-26页 |
| 2.3 双磁路磁通门数学模型及机理分析 | 第26-31页 |
| 2.3.1 双磁路磁通门数学模型 | 第26-29页 |
| 2.3.2 磁通门工作机理分析 | 第29-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第3章 磁场测量系统组成及激磁系统设计 | 第32-41页 |
| 3.1 磁场测量系统组成 | 第32-33页 |
| 3.2 激磁系统设计方案 | 第33-34页 |
| 3.3 激磁系统硬件电路设计 | 第34-39页 |
| 3.3.1 信号发生器电路 | 第34-35页 |
| 3.3.2 低通滤波电路 | 第35-36页 |
| 3.3.3 信号调理电路 | 第36-37页 |
| 3.3.4 功率放大电路 | 第37-38页 |
| 3.3.5 施密特触发器电路 | 第38-39页 |
| 3.4 激励系统软件设计 | 第39-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第4章 磁通门检测系统设计 | 第41-54页 |
| 4.1 检测系统设计方案 | 第41页 |
| 4.2 锁相放大技术分析 | 第41-45页 |
| 4.2.1 锁相放大器的数学模型 | 第42-43页 |
| 4.2.2 方波控制的锁相放大器工作原理 | 第43-45页 |
| 4.3 检测系统电路设计 | 第45-52页 |
| 4.3.0 RLC谐振电路 | 第45-46页 |
| 4.3.1 差分放大电路 | 第46-47页 |
| 4.3.2 移相电路 | 第47-48页 |
| 4.3.3 相敏检波电路 | 第48-49页 |
| 4.3.4 低通滤波器 | 第49-50页 |
| 4.3.5 微处理器及LCD显示电路 | 第50-51页 |
| 4.3.6 电源电路 | 第51-52页 |
| 4.4 数据采集系统软件设计 | 第52-53页 |
| 4.5 本章小结 | 第53-54页 |
| 第5章 系统测试与数据分析 | 第54-66页 |
| 5.1 激励系统和检测电路性能测试 | 第54-59页 |
| 5.1.1 激励系统测试实验 | 第54-56页 |
| 5.1.2 检测电路性能测试实验 | 第56-59页 |
| 5.2 系统性能测试及数据分析 | 第59-65页 |
| 5.2.1 系统测试平台搭建与激磁波形分析 | 第59-60页 |
| 5.2.2 激磁频率与传感器匹配分析 | 第60-62页 |
| 5.2.3 传感器灵敏度测试 | 第62-64页 |
| 5.2.4 磁场测量系统的主要性能指标 | 第64-65页 |
| 5.3 本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 攻读硕士学位期间发表的学术论文 | 第71-72页 |
| 致谢 | 第72-73页 |
| 附录 | 第73-74页 |
