| 中文摘要 | 第4-5页 |
| abstract | 第5页 |
| 第一章绪论 | 第8-12页 |
| 1.1 课题研究背景 | 第8页 |
| 1.2 课题研究意义 | 第8-9页 |
| 1.3 国内外研究现状 | 第9-11页 |
| 1.4 课题研究内容 | 第11-12页 |
| 第二章 USB3.0桥接芯片测试基本原理介绍 | 第12-22页 |
| 2.1 芯片测试定义及分类 | 第12-15页 |
| 2.2 芯片测试开发流程及主要电气参数 | 第15-16页 |
| 2.3 故障覆盖率和代码覆盖率 | 第16-18页 |
| 2.4 芯片故障类型介绍 | 第18-20页 |
| 2.5 自动测试设备 | 第20-22页 |
| 第三章 NS1066芯片测试技术研究 | 第22-34页 |
| 3.1 NS1066芯片概述 | 第22-30页 |
| 3.1.1 NS1066芯片介绍 | 第22-23页 |
| 3.1.2 NS1066芯片亮点 | 第23-24页 |
| 3.1.3 芯片封装和管脚图 | 第24-28页 |
| 3.1.4 电学性能 | 第28-30页 |
| 3.2 NS1066芯片量产测试 | 第30-34页 |
| 3.2.1 量产测试流程 | 第30-31页 |
| 3.2.2 测试项制定 | 第31-34页 |
| 第四章 NS1066芯片测试 | 第34-67页 |
| 4.1 测试板开发设计 | 第34-38页 |
| 4.2 测试程序的开发 | 第38-48页 |
| 4.2.1 V50测试系统总览 | 第38-42页 |
| 4.2.2 prj文件的编写 | 第42-43页 |
| 4.2.3 pattern文件的准备 | 第43-45页 |
| 4.2.4 prg文件的编写和timing文件的编写 | 第45-48页 |
| 4.3 NS1066的测试项设置 | 第48-58页 |
| 4.3.1 OSC测试 | 第48页 |
| 4.3.2 连接性测试 | 第48-49页 |
| 4.3.3 Leakage测试 | 第49页 |
| 4.3.4 IDDQ测试 | 第49-50页 |
| 4.3.5 PULL_UP测试 | 第50-51页 |
| 4.3.6 PULL_DOWN测试 | 第51页 |
| 4.3.7 LDO/DC-DC测试 | 第51-53页 |
| 4.3.8 主频率测试 | 第53页 |
| 4.3.9 其它频率测试 | 第53-54页 |
| 4.3.10 Loop Back功能测试 | 第54-56页 |
| 4.3.11 BIST测试 | 第56-57页 |
| 4.3.12 Scan测试 | 第57-58页 |
| 4.4 测试程序验证 | 第58-62页 |
| 4.4.1 好品匹配/次品匹配 | 第58页 |
| 4.4.2 100%电性抽检测试 | 第58-62页 |
| 4.4.3 参数比较 | 第59页 |
| 4.4.4 测试位良品率偏差检查 | 第59-60页 |
| 4.4.5 检查测试波形 | 第60-61页 |
| 4.4.6 Gage R&R分析（Repeatability & Reproducibility） | 第61-62页 |
| 4.5 芯片功耗 | 第62-63页 |
| 4.6 测试程序完成成果 | 第63-67页 |
| 第五章 总结与展望 | 第67-68页 |
| 5.1 课题总结 | 第67页 |
| 5.2 展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |