| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·国内外研究现状 | 第9-12页 |
| ·片上系统的发展 | 第9-10页 |
| ·片上通信结构研究现状 | 第10页 |
| ·集成电路验证技术发展概述 | 第10-12页 |
| ·课题简介及研究意义 | 第12-14页 |
| ·课题简介 | 第12-13页 |
| ·课题研究意义 | 第13-14页 |
| ·论文主要工作和章节安排 | 第14-15页 |
| 第二章 多核 SoC 片上互联设计 | 第15-27页 |
| ·多核 SoC 片上通信结构 | 第15-19页 |
| ·片上总线通信结构 | 第15-16页 |
| ·共享式通信结构 | 第16-17页 |
| ·交叉开关通信结构 | 第17-18页 |
| ·片上总线的性能评价指标 | 第18-19页 |
| ·片上总线的仲裁机制 | 第19-21页 |
| ·几种片上总线标准协议 | 第21-25页 |
| ·AMBA 及 AXI 总线协议 | 第21-23页 |
| ·Wishbone 总线协议 | 第23-24页 |
| ·CoreConnect 总线协议 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 XDNP2.0 片上互联设计 | 第27-53页 |
| ·XDNP2.0 系统架构 | 第27-30页 |
| ·XDNP2.0 组成单元及特点 | 第28-29页 |
| ·XDNP2.0 片上互联设计要求 | 第29-30页 |
| ·XDNP2.0 片上互联结构模型 | 第30-34页 |
| ·XDNP2.0 总线整体模块划分 | 第30-31页 |
| ·XDNP2.0 互联的分离传输模型 | 第31-32页 |
| ·XDNP2.0 片上互联结构模型 | 第32-34页 |
| ·XDNP2.0 命令层总线设计实现 | 第34-42页 |
| ·全局仲裁器的设计实现 | 第35-40页 |
| ·仲裁算法的选择 | 第35-37页 |
| ·硬件结构的实现 | 第37-39页 |
| ·仲裁时序协议 | 第39-40页 |
| ·命令层总线 S_MUX/F_MUX 的设计实现 | 第40-41页 |
| ·命令层总线的数据传输流程 | 第41-42页 |
| ·XDNP2.0 数据层总线设计实现 | 第42-51页 |
| ·数据层总线 DRAM 模块设计 | 第43-49页 |
| ·D_PULL 数据总线的设计实现 | 第43-45页 |
| ·D_PULL 数据总线协议时序 | 第45-46页 |
| ·D_PUSH 数据总线的设计实现 | 第46-48页 |
| ·D_PUSH 数据总线协议时序 | 第48-49页 |
| ·数据层总线 SRAM 模块设计 | 第49-51页 |
| ·S_PULL 数据总线的设计实现 | 第49-50页 |
| ·S_PUSH 数据总线的设计实现 | 第50-51页 |
| ·本章小结 | 第51-53页 |
| 第四章 XDNP2.0 片上互联功能验证和性能分析 | 第53-75页 |
| ·基于 Systemverilog 的验证方法学 | 第53-56页 |
| ·Systemverilog 的验证特性 | 第53-54页 |
| ·基于 SystemVerilog 的验证方法学 | 第54-56页 |
| ·XDNP2.0 片上互联功能验证策略 | 第56-58页 |
| ·基于断言的功能验证策略 | 第56-57页 |
| ·基于覆盖率驱动的验证策略 | 第57-58页 |
| ·XDNP2.0 片上互联功能验证平台 | 第58-60页 |
| ·命令层总线功能验证 | 第60-65页 |
| ·功能覆盖率统计 | 第60-62页 |
| ·断言覆盖率统计 | 第62页 |
| ·代码覆盖率统计 | 第62-63页 |
| ·命令层总线的命令对比 | 第63-65页 |
| ·数据层总线功能验证 | 第65-69页 |
| ·功能覆盖率统计 | 第65-66页 |
| ·断言覆盖率统计 | 第66-67页 |
| ·代码覆盖率统计 | 第67-68页 |
| ·数据层总线的数据对比 | 第68-69页 |
| ·XDNP2.0 片上互联性能分析 | 第69-73页 |
| ·吞吐率 | 第69-71页 |
| ·仲裁延迟 | 第71-72页 |
| ·数据传输延迟 | 第72-73页 |
| ·本章小结 | 第73-75页 |
| 第五章 结束语 | 第75-77页 |
| 致谢 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 研究成果 | 第81-82页 |