| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第1章 锁相环的基本原理及应用 | 第6-10页 |
| ·锁相环的基本原理 | 第6-7页 |
| ·锁相环的基本应用 | 第7-10页 |
| ·频率的倍增 | 第7页 |
| ·频率的合成 | 第7-8页 |
| ·歪斜的减少 | 第8-9页 |
| ·抖动的减少 | 第9页 |
| ·时钟的恢复 | 第9-10页 |
| 第2章 锁相环系统分析及性能指标 | 第10-23页 |
| ·鉴相鉴频器的增益 | 第10-11页 |
| ·压控振荡器的传输函数 | 第11页 |
| ·二阶环路滤波器的传输模型 | 第11-13页 |
| ·锁相环的线性分析 | 第13-17页 |
| ·锁相环的噪声分析与带宽的选择 | 第17-18页 |
| ·锁相环的性能指标 | 第18-23页 |
| ·相位噪声 | 第18-19页 |
| ·抖动(jitter) | 第19-21页 |
| ·动态性能 | 第21-23页 |
| 第3章 锁相环各基本电路模块分析 | 第23-40页 |
| ·鉴相鉴频器 | 第23-26页 |
| ·电荷泵 | 第26-29页 |
| ·环路滤波器 | 第29-31页 |
| ·压控振荡器 | 第31-38页 |
| ·反馈分频电路 | 第38页 |
| ·锁相环电路的重点电路仿真结果 | 第38-40页 |
| ·压控振荡器f-v仿真结果 | 第38-39页 |
| ·电路的Vlpf仿真波形 | 第39-40页 |
| 第4章 锁相环版图设计 | 第40-56页 |
| ·MOS晶体管的匹配 | 第40-44页 |
| ·电阻 | 第44-45页 |
| ·电容 | 第45-48页 |
| ·压控振荡器的布局 | 第48-50页 |
| ·单级差分对放大电路(ICO)的版图设计 | 第49页 |
| ·多级差分对放大电路的版图设计 | 第49-50页 |
| ·锁相环的整体布局 | 第50-53页 |
| ·锁相环在whole chip中的布局 | 第53-54页 |
| ·寄生参数的提取 | 第54-55页 |
| 附录A:包含锁相环的芯片的whole chip版图 | 第55-56页 |
| 第5章 锁相环的测试 | 第56-62页 |
| ·测试仪器 | 第56页 |
| ·锁相环各个模块的测试 | 第56-59页 |
| ·测试open loop锁相环 | 第57-59页 |
| ·电荷泵电流的测试 | 第57-58页 |
| ·压控振荡器的测试 | 第58-59页 |
| ·测试close loop锁相环 | 第59-61页 |
| ·功耗 | 第59-60页 |
| ·周期抖动的测试 | 第60页 |
| ·长期抖动的测试 | 第60-61页 |
| ·抖动的诊断 | 第61-62页 |
| 结论 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献目录 | 第64-66页 |