6G超宽带源耦合逻辑分频器
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第6-12页 |
| ·引言 | 第6-8页 |
| ·集成电路的工艺选择 | 第8-9页 |
| ·集成电路的设计流程 | 第9-10页 |
| ·论文组织 | 第10-12页 |
| 第二章 频率合成器 | 第12-18页 |
| ·通用接受发送机结构 | 第12-13页 |
| ·频率合成器的实现方式 | 第13-14页 |
| ·分频器中的相位噪声与抖动介绍 | 第14-16页 |
| ·逻辑电路中的周期稳态噪声 | 第15-16页 |
| ·逻辑电路的相位噪声定义 | 第16页 |
| ·逻辑电路的抖动(jitter)定义 | 第16-18页 |
| 第三章 深亚微米超高速数字电路 | 第18-29页 |
| ·数字电路 | 第18-24页 |
| ·数字电路的概念 | 第18-19页 |
| ·静态恢复逻辑电路的性能 | 第19-23页 |
| ·时序逻辑电路 | 第23-24页 |
| ·深亚微米高速集成电路 | 第24-27页 |
| ·二阶效应 | 第24页 |
| ·寄生效应 | 第24-27页 |
| ·电路匹配 | 第27-29页 |
| 第四章 数字分频电路实现 | 第29-36页 |
| ·双稳态电路 | 第29-30页 |
| ·D触发器的设计 | 第30-32页 |
| ·分频器的设计 | 第32-33页 |
| ·正交分频的实现 | 第33-35页 |
| ·缓冲和输入输出 | 第35-36页 |
| 第五章 SCL分频器电路设计 | 第36-55页 |
| ·SCL电路 | 第36-41页 |
| ·差分电路差模传输特性 | 第38-39页 |
| ·SCL电路结构和特点 | 第39-41页 |
| ·电流源和电阻的设计 | 第41-44页 |
| ·电流源的设计 | 第42-43页 |
| ·电阻的设计 | 第43-44页 |
| ·SCL数字单元电路 | 第44-47页 |
| ·分频器的输入缓冲器设计 | 第47-50页 |
| ·射频输入缓冲器设计 | 第47-48页 |
| ·接口电路 | 第48-50页 |
| ·相位调节电路 | 第50-52页 |
| ·仿真结果 | 第52-55页 |
| 第六章 分频器版图设计 | 第55-63页 |
| ·分频器主体版图布局 | 第55-56页 |
| ·电路版图设计中应注意的原则 | 第56-57页 |
| ·电路版图设计中应注意的效应 | 第57-59页 |
| ·天线效应 | 第57页 |
| ·闩锁效应 | 第57-58页 |
| ·WPE & STI stress效应 | 第58-59页 |
| ·版图的仿真结果 | 第59-61页 |
| ·芯片测试 | 第61页 |
| ·基片设计 | 第61-63页 |
| 第七章 结论与展望 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 致谢 | 第66-67页 |
