安检机数据采集通信系统的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题的研究背景及意义 | 第8页 |
| 1.2 国内外安检机的发展现状 | 第8-9页 |
| 1.3 X射线安检系统结构 | 第9-10页 |
| 1.4 课题主要研究内容 | 第10-11页 |
| 1.4.1 系统硬件电路设计 | 第10页 |
| 1.4.2 系统软件设计 | 第10-11页 |
| 1.5 本章小结 | 第11-12页 |
| 第2章 课题研究相关理论知识 | 第12-20页 |
| 2.1 FPGA的相关知识介绍 | 第12-17页 |
| 2.1.1 FPGA的概述 | 第12页 |
| 2.1.2 FPGA的硬件描述语言 | 第12-13页 |
| 2.1.3 FPGA的开发环境 | 第13-16页 |
| 2.1.4 FPGA的开发流程 | 第16-17页 |
| 2.2 以太网通信的相关知识 | 第17-19页 |
| 2.2.1 以太网概述 | 第17-18页 |
| 2.2.2 以太网通信协议简介 | 第18-19页 |
| 2.3 labview的相关知识 | 第19页 |
| 2.4 本章小结 | 第19-20页 |
| 第3章 数据采集通信系统的总体设计方案 | 第20-24页 |
| 3.1 系统需求分析 | 第20-21页 |
| 3.1.1 数据采集通信系统的硬件需求分析 | 第20页 |
| 3.1.2 数据采集通信系统的软件需求分析 | 第20-21页 |
| 3.2 系统设计方案 | 第21-23页 |
| 3.2.1 数据采集通信系统的整体设计方案 | 第21页 |
| 3.2.2 数据采集通信系统的硬件设计方案 | 第21-22页 |
| 3.2.3 数据采集通信系统的软件设计方案 | 第22-23页 |
| 3.3 本章小结 | 第23-24页 |
| 第4章 数据采集通信系统的硬件电路设计 | 第24-36页 |
| 4.1 硬件电路的总体设计 | 第24页 |
| 4.2 运放电路的设计 | 第24-26页 |
| 4.3 数据采集电路设计 | 第26-28页 |
| 4.4 以太网通信电路的设计 | 第28-33页 |
| 4.5 电源电路设计及FPGA外围电路设计 | 第33-35页 |
| 4.5.1 电源电路 | 第33-34页 |
| 4.5.2 FPGA的配置下载 | 第34-35页 |
| 4.6 本章小结 | 第35-36页 |
| 第5章 数据采集通信系统的软件设计 | 第36-54页 |
| 5.1 整体框架设计 | 第36页 |
| 5.2 数据采集控制设计 | 第36-38页 |
| 5.3 图像数据排序模块设计 | 第38-44页 |
| 5.3.1 单能图像数据排序模块设计 | 第39-41页 |
| 5.3.2 双能图像数据排序模块设计 | 第41-44页 |
| 5.4 以太网通信模块设计 | 第44-51页 |
| 5.5 上位机软件设计 | 第51-53页 |
| 5.6 本章小结 | 第53-54页 |
| 第6章 数据采集通信系统的仿真与调试 | 第54-62页 |
| 6.1 数据采集通信系统的硬件电路调试 | 第54-55页 |
| 6.2 数据采集通信系统的软件仿真 | 第55-61页 |
| 6.2.1 AD模块仿真 | 第55-56页 |
| 6.2.2 单能模式下双口RAM模块仿真 | 第56-57页 |
| 6.2.3 双能模式下双口RAM模块仿真 | 第57-58页 |
| 6.2.4 以太网通信模块验证 | 第58-60页 |
| 6.2.5 上位机验证 | 第60-61页 |
| 6.3 本章小结 | 第61-62页 |
| 第7章 结论 | 第62-63页 |
| 7.1 总结 | 第62页 |
| 7.2 展望 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 附录 1 | 第66-67页 |
| 附录 2 | 第67-68页 |
| 致谢 | 第68页 |
