| 摘要 | 第1-7页 |
| ABSTRACT | 第7-12页 |
| 第1章 绪论 | 第12-16页 |
| ·引言 | 第12页 |
| ·课题的发展背景与研究意义 | 第12-14页 |
| ·本文的主要工作 | 第14-15页 |
| ·本论文的章节安排 | 第15-16页 |
| 第2章 数字磁通门传感器的工作原理 | 第16-28页 |
| ·磁通门现象 | 第16-18页 |
| ·磁通门的数字模型 | 第18-24页 |
| ·磁通门信号的图解法 | 第18-20页 |
| ·双铁芯磁通门传感头信号的数学模型 | 第20-24页 |
| ·磁通门输出信号的处理 | 第24-26页 |
| ·相敏整流原理 | 第24-25页 |
| ·直流信号通过相敏整流 | 第25-26页 |
| ·各次谐波通过相敏整流 | 第26页 |
| ·本章小结 | 第26-28页 |
| 第3章 系统硬件设计 | 第28-42页 |
| ·磁通门传感头的设计 | 第28-30页 |
| ·FPGA 的选择 | 第30页 |
| ·磁通门传感器前端电路 | 第30-31页 |
| ·AD7671 模数转换电路 | 第31-34页 |
| ·AD 芯片的选取 | 第31-32页 |
| ·AD7671 芯片简介 | 第32页 |
| ·AD7671 的电路连接 | 第32-34页 |
| ·AD7849 数模转换电路 | 第34-35页 |
| ·AD7849 芯片简介 | 第34页 |
| ·AD7849 的电路连接 | 第34-35页 |
| ·电源电路 | 第35-37页 |
| ·FPGA 时钟电路 | 第37页 |
| ·JTAG 接口配置电路 | 第37-39页 |
| ·存储器 SDRAM 电路 | 第39-40页 |
| ·PCB 制版的注意事项 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 系统软件设计与实现 | 第42-59页 |
| ·FPGA的设计流程 | 第42-43页 |
| ·软件整体框架 | 第43页 |
| ·A/D控制模块的设计 | 第43-46页 |
| ·AD串行接口与AD并行接口的选择 | 第43页 |
| ·AD7671并行接口的转换控制方式 | 第43-44页 |
| ·A/D控制模块软件的设计 | 第44-46页 |
| ·基波模块的设计 | 第46页 |
| ·相敏整流模块的设计 | 第46-47页 |
| ·FIFO缓存模块的设计 | 第47-49页 |
| ·FIFO缓存 | 第47-49页 |
| ·FIFO缓存模块的软件设计与实现 | 第49页 |
| ·FIFO控制模块的设计 | 第49-51页 |
| ·FIR低通滤波器模块的设计 | 第51-55页 |
| ·FIR滤波器的原理 | 第51-52页 |
| ·FIR数字滤波器的分布式算法 | 第52-53页 |
| ·FIR数字滤波器模块的设计与实现 | 第53-55页 |
| ·激励模块 | 第55页 |
| ·D/A控制模块的设计 | 第55-58页 |
| ·本章小结 | 第58-59页 |
| 第5章 系统的测试 | 第59-73页 |
| ·系统硬件测试 | 第59-61页 |
| ·电源模块的测试 | 第59-60页 |
| ·FPGA 芯片及其外围电路的测试 | 第60-61页 |
| ·AD7671 与 AD7849 及其外围电路测试 | 第61页 |
| ·系统软件测试 | 第61-67页 |
| ·激励模块的测试 | 第61-62页 |
| ·磁通门传感头的测试 | 第62页 |
| ·基准方波模块的测试 | 第62-63页 |
| ·A/D 控制模块的测试 | 第63-64页 |
| ·D/A 控制模块的测试 | 第64-66页 |
| ·相敏整流模块的测试 | 第66页 |
| ·FIR 低通滤波器模块的测试 | 第66-67页 |
| ·实验结果与分析 | 第67-70页 |
| ·精度测试 | 第67-68页 |
| ·稳定性测试 | 第68-69页 |
| ·温度性能测试 | 第69-70页 |
| ·调试中遇到的问题及解决 | 第70-72页 |
| ·电路的焊接 | 第70-71页 |
| ·JTAG 下载模式 | 第71页 |
| ·芯片的测试管脚 | 第71-72页 |
| ·调试心得 | 第72页 |
| ·本章小结 | 第72-73页 |
| 结论 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第77-78页 |
| 致谢 | 第78-79页 |
| 附录 电路板实物图 | 第79页 |