| 摘要 | 第1-5页 |
| ABSTRACT | 第5-14页 |
| 第一章 绪论 | 第14-21页 |
| ·论文的研究背景 | 第14-16页 |
| ·信息安全领域的概述 | 第14-15页 |
| ·信息安全的研究现状和发展趋势 | 第15-16页 |
| ·SATA 硬盘加密课题的引出和意义 | 第16-19页 |
| ·硬盘加密研究的迫切性和研究现状 | 第16-17页 |
| ·硬盘接口的简介及市场应用情况说明 | 第17-18页 |
| ·研究SATA 接口硬盘加解密课题的意义 | 第18-19页 |
| ·SATA2.0 硬盘加解密接口芯片设计难点及本人工作 | 第19-20页 |
| ·本论文的内容安排 | 第20-21页 |
| 第二章 SATA2.0 总线协议及SAPIS 接口规范 | 第21-35页 |
| ·SATA 总线协议分析 | 第22-31页 |
| ·物理层分析 | 第22-25页 |
| ·链路层分析 | 第25-30页 |
| ·传输层分析 | 第30-31页 |
| ·SAPIS 接口规范 | 第31-34页 |
| ·主要接口信号和时序介绍 | 第32-34页 |
| ·数据接收 | 第32-33页 |
| ·数据发送 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 SATA 接口数据传输协议分析 | 第35-46页 |
| ·无数据命令协议(NON DATA PROTOCOL) | 第36页 |
| ·PIO 数据输入协议(PIO DATA-IN PROTOCOL) | 第36-37页 |
| ·PIO 数据输出协议（PIO DATA-OUT PROTOCOL） | 第37-39页 |
| ·DMA 数据输出协议（DMA DATA-OUT PROTOCOL） | 第39-40页 |
| ·DMA 数据输入协议（DMA DATA-IN PROTOCOL） | 第40-41页 |
| ·DMA 排队写协议（WRITE DMA QUEUED PROTOCOL） | 第41-42页 |
| ·DMA 排队读协议（READ DMA QUEUED PROTOCOL） | 第42-43页 |
| ·原生命令队列协议（NATIVE COMMAND QUEUING PROTOCOL） | 第43-44页 |
| ·ATA 命令集 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 SATA 硬盘加解密接口芯片系统设计 | 第46-57页 |
| ·器件选择 | 第46-47页 |
| ·系统应用环境 | 第47页 |
| ·帧和原语的传输方式 | 第47-52页 |
| ·原语传输方式 | 第47-50页 |
| ·帧传输方式 | 第50-52页 |
| ·系统总体设计和模块划分 | 第52-55页 |
| ·系统辅助模块（PHY PACKET） | 第53页 |
| ·物理层接口单元（PIU） | 第53-54页 |
| ·发送控制模块（SCM） | 第54页 |
| ·接收判断模块（RE） | 第54-55页 |
| ·数据处理模块（DPM） | 第55页 |
| ·发送接口引擎（SIE） | 第55页 |
| ·定时器 | 第55页 |
| ·系统功能列表 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 SATA2.0 加解密接口电路数据通路的设计和RTL 实现 | 第57-97页 |
| ·物理层接口单元模块（PIU） | 第57-60页 |
| ·PIU 模块设计 | 第58-60页 |
| ·加扰器设计 | 第59页 |
| ·加扰器控制时序 | 第59-60页 |
| ·PIU 功能仿真结果 | 第60页 |
| ·接收判断模块（RE） | 第60-67页 |
| ·接收判断模块设计 | 第61-66页 |
| ·原语和帧判断情况分析 | 第62-64页 |
| ·解扰模块 | 第64页 |
| ·CRC 模块 | 第64-66页 |
| ·RE 模块功能仿真结果 | 第66-67页 |
| ·数据处理模块（DPM） | 第67-78页 |
| ·DPM 模块设计 | 第67-76页 |
| ·CRC 去除模块 | 第68-71页 |
| ·路由选择模块 | 第71-75页 |
| ·CRC 生成模块 | 第75页 |
| ·同步FIFO | 第75-76页 |
| ·DPM 功能仿真结果 | 第76-78页 |
| ·算法芯片接口模块（ENCP） | 第78-91页 |
| ·ENCP 模块设计 | 第79-90页 |
| ·路由判断模块 | 第79-81页 |
| ·异步FIFO | 第81-82页 |
| ·SP13 数据传输模块 | 第82-84页 |
| ·12C Master 及其控制器 | 第84-90页 |
| ·ENCP 模块功能仿真结果 | 第90-91页 |
| ·发送接口引擎（SIE） | 第91-96页 |
| ·SIE 模块设计 | 第92-95页 |
| ·SIE 控制器状态机 | 第93-94页 |
| ·junk 数据生成 | 第94页 |
| ·SIE 关键时序说明 | 第94-95页 |
| ·SIE 模块功能仿真 | 第95-96页 |
| ·本章小结 | 第96-97页 |
| 第六章 SATA2.0 加解密接口电路的验证和测试 | 第97-109页 |
| ·SATA2.0 加解密接口电路的EDA 验证 | 第97-101页 |
| ·验证方案概述 | 第98-99页 |
| ·验证举例说明 | 第99-101页 |
| ·EDA 充分验证标志 | 第101页 |
| ·SATA2.0 加解密接口电路的FPGA 测试 | 第101-108页 |
| ·FPGA 测试环境 | 第101-102页 |
| ·测试相关硬件 | 第102-103页 |
| ·测试分类及结果 | 第103-108页 |
| ·GTP 闭环测试 | 第103-105页 |
| ·OOB 物理层上电测试 | 第105页 |
| ·数据/原语传输测试 | 第105-108页 |
| ·验证及测试说明 | 第108页 |
| ·本章小结 | 第108-109页 |
| 第七章 总结和展望 | 第109-111页 |
| ·总结 | 第109-110页 |
| ·展望 | 第110-111页 |
| 致谢 | 第111-112页 |
| 参考文献 | 第112-114页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第114-115页 |
