基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1 引言 | 第7-11页 |
| ·技术背景与研究意义 | 第7-8页 |
| ·国内外研究动态 | 第8-9页 |
| ·课题简介与论文主要工作 | 第9-10页 |
| ·本文组织结构 | 第10-11页 |
| 2 DDR2-SDRAM技术 | 第11-24页 |
| ·存储器的分类与选择 | 第11-13页 |
| ·常见存储器的分类 | 第11页 |
| ·SDRAM的比较与选择 | 第11-13页 |
| ·构造及寻址原理 | 第13-15页 |
| ·主要管脚简介 | 第15-16页 |
| ·基本操作与时序 | 第16-22页 |
| ·上电顺序及器件初始化 | 第22-23页 |
| ·小结 | 第23-24页 |
| 3 系统的硬件设计 | 第24-34页 |
| ·总体设计与性能指标 | 第24页 |
| ·ADC的选型与设计 | 第24-28页 |
| ·FPGA器件的选型与配置 | 第28-30页 |
| ·Virtex-4 FPGA芯片简介 | 第28-29页 |
| ·FPGA配置电路 | 第29-30页 |
| ·USB2.0控制芯片简介 | 第30-33页 |
| ·小结 | 第33-34页 |
| 4 基于Xilinx FPGA的逻辑设计 | 第34-55页 |
| ·基于Xilinx ISE的FPGA开发 | 第34-37页 |
| ·FPGA技术简介 | 第34页 |
| ·FPGA开发流程 | 第34-36页 |
| ·ISE简介 | 第36-37页 |
| ·硬件描述语言HDL | 第37-38页 |
| ·控制逻辑的FPGA设计 | 第38-54页 |
| ·功能简述 | 第38页 |
| ·模块划分 | 第38-39页 |
| ·时钟产生模块 | 第39-41页 |
| ·数据接口模块 | 第41-49页 |
| ·数据输入输出缓存模块 | 第49-51页 |
| ·DDR2控制器模块 | 第51-54页 |
| ·小结 | 第54-55页 |
| 5 验证与分析 | 第55-60页 |
| ·FPGA实现 | 第55-56页 |
| ·仿真与分析 | 第56-58页 |
| ·实时性分析 | 第58页 |
| ·设计中需要注意的问题 | 第58-59页 |
| ·小结 | 第59-60页 |
| 6 结束语 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
