| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-18页 |
| ·课题的背景和意义 | 第10页 |
| ·论文相关技术的发展概况 | 第10-15页 |
| ·传递对准技术的发展 | 第10-14页 |
| ·FPGA技术的发展 | 第14-15页 |
| ·论文的主要内容 | 第15-18页 |
| 第二章 高动态下的传递对准技术 | 第18-44页 |
| ·传递对准基本原理 | 第18-19页 |
| ·高动态下的捷联惯导系统解算算法 | 第19-26页 |
| ·广义最优捷联解算算法 | 第20-26页 |
| ·常用的传递对准匹配方法 | 第26-29页 |
| ·速度匹配传递对准 | 第26-27页 |
| ·速度积分匹配传递对准 | 第27-28页 |
| ·速度加姿态匹配传递对准 | 第28-29页 |
| ·传递对准中的卡尔曼滤波技术 | 第29-32页 |
| ·离散卡尔曼滤波方程 | 第30-32页 |
| ·状态转移矩阵Φ_(k,k-1)和噪声输入矩阵Г_(k,k-1)的计算 | 第32页 |
| ·初始对准误差对导航解算精度的影响 | 第32-38页 |
| ·高动态条件下的传递对准仿真 | 第38-44页 |
| ·仿真条件 | 第38-39页 |
| ·仿真结果 | 第39-44页 |
| 第三章 传递对准算法的并行导航解算算法设计 | 第44-54页 |
| ·并行导航解算算法设计 | 第44-47页 |
| ·并行姿态解算算法模块(M1) | 第45-46页 |
| ·并行速度解算算法模块(M2) | 第46-47页 |
| ·并行参数计算与位置解算算法模块(M3) | 第47页 |
| ·计算颗粒的并行化 | 第47-48页 |
| ·并行导航解算算法分析 | 第48-54页 |
| ·模块M1的执行周期分析 | 第49-50页 |
| ·模块M2的执行周期分析 | 第50-51页 |
| ·模块M3的执行周期分析 | 第51-52页 |
| ·并行捷联导航解算算法性能分析 | 第52-54页 |
| 第四章 并行导航解算算法的FPGA实现架构设计 | 第54-64页 |
| ·传递对准并行导航解算的整体框架 | 第54-57页 |
| ·传递对准实现原理 | 第54-55页 |
| ·并行导航解算结构设计 | 第55-57页 |
| ·数据接收模块的设计 | 第57-58页 |
| ·并行捷联惯导算法的FPGA实现架构设计 | 第58-64页 |
| ·一次装订模块的FPGA设计 | 第59-60页 |
| ·并行导航解算模块的FPGA设计 | 第60-61页 |
| ·控制器模块的实现 | 第61-62页 |
| ·浮点数运算单元的实现 | 第62-64页 |
| 第五章 传递对准算法的并行卡尔曼滤波器设计 | 第64-76页 |
| ·卡尔曼滤波算法回顾与设计分析 | 第64-66页 |
| ·法捷耶夫算法 | 第66-67页 |
| ·脉动阵列 | 第67-68页 |
| ·法捷耶夫算法的一维脉动阵列结构 | 第68-72页 |
| ·传统二维脉动阵列结构 | 第68-69页 |
| ·一维脉动阵列结构 | 第69-70页 |
| ·一维脉动阵列控制器设计 | 第70-72页 |
| ·基于一维脉动阵列结构的并行卡尔曼滤波器 | 第72-76页 |
| 第六章 并行传递对准算法的FPGA实现 | 第76-86页 |
| ·Xilinx Virtex-5 FPGA | 第76-78页 |
| ·并行导航解算算法的FPGA实现 | 第78-82页 |
| ·并行卡尔曼滤波算法的FPGA实现 | 第82-86页 |
| 第七章 总结与展望 | 第86-88页 |
| ·工作总结 | 第86页 |
| ·工作展望 | 第86-88页 |
| 参考文献 | 第88-94页 |
| 致谢 | 第94-96页 |
| 作者攻读硕士学位期间完成的论文及其他科研成果 | 第96页 |