| 中文摘要 | 第1-7页 |
| 英文摘要 | 第7-8页 |
| 第1章 绪 论 | 第8-17页 |
| 1．1 引言 | 第8-9页 |
| 1．2 SOI技术发展 | 第9-11页 |
| 1．3 SOI材料发展 | 第11-12页 |
| 1．4 SOI高压器件发展 | 第12-16页 |
| 1．4．1 厚Si层SOI高压器件 | 第12-14页 |
| 1．4．2 薄Si层SOI高压器件 | 第14-15页 |
| 1．4．3 厚、薄Si层SOI高压器件的比较 | 第15-16页 |
| 1．5 本文的工作 | 第16-17页 |
| 第2章 高压SOI器件耐压分析 | 第17-28页 |
| 2．1 器件结构 | 第17-19页 |
| 2．1．1 场板技术 | 第17-18页 |
| 2．1．2 RESURF技术 | 第18-19页 |
| 2．2 器件耐压机理分析 | 第19-22页 |
| 2．2．1 表面横向耐压特性 | 第20-21页 |
| 2．2．2 体内纵向耐压特性 | 第21-22页 |
| 2．3 器件耐压二维数值分析 | 第22-26页 |
| 2．3．1 漂移区长度的影响 | 第23页 |
| 2．3．2 Si层厚度和埋氧层厚度的影响 | 第23-24页 |
| 2．3．3 漂移区浓度影响 | 第24-25页 |
| 2．3．4 P层浓度影响 | 第25-26页 |
| 2．4 结论 | 第26-28页 |
| 第3章 N~+缓冲层SOI LDMOS结构 | 第28-39页 |
| 3．1 器件结构 | 第28页 |
| 3．2 器件耐压机理分析 | 第28-30页 |
| 3．3 器件耐压二维数值分析 | 第30-31页 |
| 3．3．1 漂移区浓度和N~+缓冲层浓度影响 | 第30-31页 |
| 3．3．2 N~+层厚度的影响 | 第31页 |
| 3．4 多区N~+缓冲层结构 | 第31-37页 |
| 3．4．1 两区N~+缓冲层结构 | 第32-34页 |
| 3．4．2 多区N~+缓冲层结构 | 第34-35页 |
| 3．4．3 界面电荷对N~+缓冲层结构的影响 | 第35-37页 |
| 3．5 结论 | 第37-39页 |
| 第4章 屏蔽槽SOI LDMOS结构 | 第39-58页 |
| 4．1 器件结构 | 第39页 |
| 4．2 器件耐压机理分析 | 第39-42页 |
| 4．3 器件耐压二维数值分析 | 第42-51页 |
| 4．3．1 耐压与漂移区长度的关系 | 第42-43页 |
| 4．3．2 耐压与Si层厚度的关系 | 第43-44页 |
| 4．3．3 耐压与埋层SiO_2厚度的关系 | 第44-45页 |
| 4．3．4 耐压与缓冲槽的宽度、高度和槽间距的关系 | 第45-47页 |
| 4．3．5 耐压与漂移区浓度、表面P层参数的关系 | 第47-49页 |
| 4．3．6 耐压与界面电荷的关系 | 第49-51页 |
| 4．4 多区降场层结构 | 第51-53页 |
| 4．4．1 两区降场层结构 | 第51-53页 |
| 4．4．2 三区降场层结构 | 第53页 |
| 4．5 材料的工艺制备 | 第53-56页 |
| 4．5．1 SDB原理简介 | 第53-54页 |
| 4．5．2 材料制备工艺方法一 | 第54-55页 |
| 4．5．3 材料制备工艺方法二 | 第55-56页 |
| 4．6 器件工艺模拟设计与版图设计 | 第56-57页 |
| 4．6．1 器件工艺模拟设计 | 第56页 |
| 4．6．2 器件版图设计 | 第56-57页 |
| 4．7 结论 | 第57-58页 |
| 第5章 总结 | 第58-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64页 |