高速电路中的信号完整性分析与仿真
| 附件 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题的来源及意义 | 第10-11页 |
| 1.2 高速电路及信号完整性的基本概念 | 第11-12页 |
| 1.3 信号完整性研究现状 | 第12-13页 |
| 1.4 论文研究内容和各章节安排 | 第13-14页 |
| 第二章 信号完整性的影响因素及消除方法分析 | 第14-43页 |
| 2.1 传输线的物理模型 | 第14-15页 |
| 2.2 传输线的特征阻抗及影响 | 第15-16页 |
| 2.3 传输线形状对信号的影响 | 第16-19页 |
| 2.3.1 微带线 | 第17-18页 |
| 2.3.2 带状线 | 第18-19页 |
| 2.4 信号反射对信号完整性的影响分析 | 第19-21页 |
| 2.4.1 反射的基本概念 | 第19-20页 |
| 2.4.2 反射形成机理 | 第20-21页 |
| 2.5 信号反射的抑制方法研究 | 第21-29页 |
| 2.5.1 抑制反射影响的拓扑结构分析 | 第21-23页 |
| 2.5.2 抑制反射影响的端接匹配方法分析 | 第23-29页 |
| 2.6 信号串扰对信号完整性的影响分析 | 第29-42页 |
| 2.6.1 串扰的基本概念 | 第29-30页 |
| 2.6.2 串扰影响的理论分析 | 第30-37页 |
| 2.6.3 串扰影响的仿真与分析 | 第37-42页 |
| 2.7 本章小结 | 第42-43页 |
| 第三章 高速电路信号完整性分析与设计 | 第43-73页 |
| 3.1 信号完整性模型与仿真软件简介 | 第43-45页 |
| 3.1.1 IBIS 模型介绍 | 第43-44页 |
| 3.1.2 信号完整性分析仿真平台及仿真流程 | 第44-45页 |
| 3.2 高速电路板设计要求与功能分析 | 第45-49页 |
| 3.2.1 设计要求与功能 | 第45-47页 |
| 3.2.2 核心芯片介绍 | 第47-49页 |
| 3.3 基于信号完整性分析的设计及讨论 | 第49-69页 |
| 3.3.1 信号完整性设计前期工作 | 第50-52页 |
| 3.3.2 信号反射的分析与信号完整性设计 | 第52-60页 |
| 3.3.3 信号串扰的分析与信号完整性设计 | 第60-63页 |
| 3.3.4 布线后高速电路的仿真分析 | 第63-69页 |
| 3.4 PCB 设计结果与讨论 | 第69-72页 |
| 3.5 本章小结 | 第72-73页 |
| 第四章 总结与展望 | 第73-75页 |
| 4.1 总结 | 第73页 |
| 4.2 本文的不足及展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-78页 |
| 攻读硕士期间发表的学术论文 | 第78页 |
