| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·研究背景 | 第7页 |
| ·研究意义 | 第7-8页 |
| ·本文主要研究内容 | 第8-9页 |
| 第二章 集成电路物理设计方法及向量部件结构功能简介 | 第9-19页 |
| ·集成电路的物理设计方法 | 第9页 |
| ·平面设计 | 第9页 |
| ·层次化设计 | 第9页 |
| ·集成电路设计流程简介 | 第9-13页 |
| ·可测性设计(DFT) | 第10-11页 |
| ·形式验证(FM) | 第11页 |
| ·布局规划 (Floorplan) | 第11-12页 |
| ·时钟树综合(Clock Tree Synthesis) | 第12页 |
| ·可制造性设计、面向良率的设计(DFM/DFY) | 第12页 |
| ·物理验证(PV) | 第12-13页 |
| ·龙芯系列微处理器架构简介 | 第13-14页 |
| ·VECTOR 逻辑功能简介 | 第14-17页 |
| ·模块结构 | 第14-16页 |
| ·VECTOR 内部数据走向 | 第16-17页 |
| ·本章小结 | 第17-19页 |
| 第三章 VQ_VR_UNIT 的物理设计过程简介 | 第19-53页 |
| ·改写 RTL | 第19-21页 |
| ·门控时钟的插入 | 第19页 |
| ·Buffer 和反相器的插入 | 第19页 |
| ·触发器的复制 | 第19-20页 |
| ·MUX 的改写 | 第20-21页 |
| ·等价验证 | 第21-22页 |
| ·综合 | 第22-28页 |
| ·综合中库的配置 | 第23页 |
| ·SETUP 文件配置 | 第23-24页 |
| ·综合环境设置 | 第24-26页 |
| ·约束条件 | 第26-27页 |
| ·综合结果 | 第27-28页 |
| ·可测性设计 | 第28-33页 |
| ·布局规划 | 第33-43页 |
| ·端口位置及寄存器堆位置的摆放 | 第34-35页 |
| ·引导 Buffer 及 inverter pair 的合理使用 | 第35页 |
| ·VQ_VR 模块标准单元的摆放约束 | 第35-37页 |
| ·VQ_VR_UNIT 模块的布局设计 | 第37-40页 |
| ·VQ_VR_UNIT模块布局阶段结果分析 | 第40-43页 |
| ·时钟树综合 | 第43-49页 |
| ·时钟树综合在物理设计中的重要性[8] | 第43页 |
| ·时钟树综合的一些基本概念 | 第43-45页 |
| ·时钟网络的分类 | 第45-48页 |
| ·龙芯 VQ_VR_UNIT 模块内部的时钟树简介 | 第48-49页 |
| ·布线 | 第49-51页 |
| ·本章小结 | 第51-53页 |
| 第四章 VQ_VR_UNIT 模块物理设计结果及分析 | 第53-59页 |
| ·模块设计结果概况 | 第53-54页 |
| ·模块的利用率及拥塞结果 | 第54-55页 |
| ·模块驱动构成及线长结果 | 第55-57页 |
| ·驱动类型单元构成 | 第55-56页 |
| ·线长分布结果 | 第56-57页 |
| ·本章小结 | 第57-59页 |
| 第五章 总结和展望 | 第59-61页 |
| ·本文工作总结 | 第59-60页 |
| ·对未来工作的展望 | 第60-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
