| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 图表说明 | 第8-10页 |
| 第一章 绪论 | 第10-14页 |
| ·选题依据 | 第10页 |
| ·研究意义 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·论文的主要工作 | 第12-13页 |
| ·本文的组织结构 | 第13-14页 |
| 第二章 PowerPC 处理器IP 核物理设计概述 | 第14-21页 |
| ·SOC 芯片与IP 复用 | 第14-16页 |
| ·PowerPC 嵌入式处理器概述 | 第16-18页 |
| ·数字IC 物理设计流程 | 第18-21页 |
| 第三章 PowerPC 处理器IP 核逻辑综合 | 第21-39页 |
| ·逻辑综合概述 | 第21-30页 |
| ·指定库文件 | 第22-23页 |
| ·定义设计环境 | 第23-26页 |
| ·设置设计约束 | 第26-29页 |
| ·选择编译策略 | 第29页 |
| ·优化设计 | 第29-30页 |
| ·PowerPC IP 核综合 | 第30-39页 |
| ·SRAM IP 核替换 | 第30-33页 |
| ·逻辑综合设置 | 第33-36页 |
| ·综合报告分析 | 第36-39页 |
| 第四章 PowerPC 处理器IP 核后端设计 | 第39-65页 |
| ·布图规划 | 第40-50页 |
| ·硬核与PIN 规划 | 第41-44页 |
| ·电源网络规划 | 第44-50页 |
| ·时钟树综合 | 第50-54页 |
| ·时钟信号分析 | 第50-52页 |
| ·PowerPC 时钟树综合 | 第52-54页 |
| ·布局布线 | 第54-65页 |
| ·标准单元布局 | 第54-55页 |
| ·全局布线与最终布线 | 第55-59页 |
| ·PowerPC 处理器IP 核布局布线 | 第59-61页 |
| ·PowerPC 处理器IP 核时序分析 | 第61-65页 |
| 第五章 PowerPC 处理器IP 核验证与建模 | 第65-75页 |
| ·形式验证 | 第65-67页 |
| ·PowerPC 处理器形式验证 | 第66-67页 |
| ·物理验证 | 第67-70页 |
| ·DRC 验证 | 第68-69页 |
| ·LVS 验证 | 第69-70页 |
| ·时序库建立 | 第70-71页 |
| ·物理库抽取 | 第71-75页 |
| 第六章 总结与展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 攻硕期间取得的研究成果 | 第79-80页 |