| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-15页 |
| ·频率合成器的应用领域 | 第9页 |
| ·频率合成器的概述 | 第9-12页 |
| ·频率源概念 | 第9-10页 |
| ·频率源类别及优缺点 | 第10页 |
| ·频率源的主要技术指标 | 第10-12页 |
| ·频率合成技术研究的重要性及国内外研究现状 | 第12-14页 |
| ·频率合成技术研究的重要性 | 第12-13页 |
| ·频率源技术发展动态 | 第13-14页 |
| ·本文的主要工作 | 第14-15页 |
| 第二章 频率合成技术 | 第15-34页 |
| ·非相关合成法 | 第15-16页 |
| ·直接相干频率合成技术 | 第16-19页 |
| ·直接频率合成器 | 第16-17页 |
| ·直接数字频率合成器 | 第17-19页 |
| ·直接数字频率合成器基本原理 | 第17-18页 |
| ·DDS输出频谱分析 | 第18-19页 |
| ·间接相干频率合成技术 | 第19-22页 |
| ·锁相和锁相频率合成器 | 第19页 |
| ·锁相环路的基本结构 | 第19-20页 |
| ·锁相环路的相位噪声分析 | 第20-22页 |
| ·DS、DDS和PLL三种频率源的性能比较 | 第22-23页 |
| ·混合频率合成技术 | 第23-34页 |
| ·PLL与DS的混合方案 | 第24-27页 |
| ·单环整数分频锁相式频率合成电路 | 第24-25页 |
| ·单环小数分频锁相式频率合成电路 | 第25-26页 |
| ·锁相环内下混频 | 第26-27页 |
| ·双环锁相频率合成电路 | 第27页 |
| ·PLL与DDS混合应用结构 | 第27-34页 |
| ·PLL与DDS外混频 | 第28-29页 |
| ·PLL环路内插入DDS的频率合成电路 | 第29-31页 |
| ·DDS做PLL数字分频器的频率合成结构 | 第31-32页 |
| ·DDS激励PLL模式 | 第32页 |
| ·小结 | 第32-34页 |
| 第三章 8GHz～12.5GHz微波宽带频率源技术研究 | 第34-64页 |
| ·系统方案论证得到及可行性分析 | 第34-41页 |
| ·总体方案的分析及得到的结论 | 第34-36页 |
| ·系统的整体方案 | 第36-37页 |
| ·系统功能实现的可行性分析 | 第37页 |
| ·关键器件的选择 | 第37-38页 |
| ·系统主要指标可行性论证 | 第38-41页 |
| ·系统相位噪声指标 | 第38-40页 |
| ·系统的杂散指标 | 第40-41页 |
| ·锁相环路模块的设计 | 第41-58页 |
| ·锁相环路中的鉴频鉴相器 | 第41-44页 |
| ·锁相环路中的VCO | 第44-46页 |
| ·锁相环路中的反馈环路中的预分频器 | 第46-48页 |
| ·锁相环路中的反馈环路中的驱动放大器 | 第48页 |
| ·锁相环路中环路滤波器的设计 | 第48-54页 |
| ·环路滤波器拓扑结构 | 第49-50页 |
| ·环路滤波器中的运算放大器选择 | 第50页 |
| ·环路滤波器中的电阻电容取值 | 第50-54页 |
| ·锁相环路中的耦合器 | 第54-55页 |
| ·整个锁相环路电路及腔体设计 | 第55-58页 |
| ·整个环路的电路设计 | 第55-56页 |
| ·锁相环路的腔体设计 | 第56-58页 |
| ·DDS模块后接滤波器的设计 | 第58-60页 |
| ·电路的控制设计 | 第60-62页 |
| ·实物图 | 第62-64页 |
| 第四章 系统调试与结果分析 | 第64-79页 |
| ·锁相环路部分的调试 | 第64-66页 |
| ·调试前的准备工作 | 第64-65页 |
| ·锁相环路的调试 | 第65-66页 |
| ·DDS输出杂散的改善 | 第66-67页 |
| ·DDS与PLL的联调 | 第67-68页 |
| ·系统的联调 | 第68-69页 |
| ·测试结果及其分析 | 第69-79页 |
| ·测试平台 | 第69页 |
| ·相噪测试结果 | 第69-72页 |
| ·杂散测试结果 | 第72-75页 |
| ·全频段内的杂散和相噪测试结果曲线 | 第75-76页 |
| ·结果分析 | 第76-79页 |
| ·全频段范围内相噪分析 | 第76-77页 |
| ·全频段范围内杂散分析 | 第77-79页 |
| 第五章 结论 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 研究成果 | 第84-85页 |