| 第一章 引言 | 第1-17页 |
| ·概述 | 第14-15页 |
| ·本文的主要工作及章节安排 | 第15-17页 |
| 第二章 51 核简介 | 第17-20页 |
| ·51 核的发展历程 | 第17-18页 |
| ·DW8051 核的特点 | 第18-20页 |
| 第三章 系统外部接口 | 第20-27页 |
| ·接口信号 | 第20-21页 |
| ·接口时序及描述 | 第21-25页 |
| ·并口 | 第21-22页 |
| ·串口 | 第22-23页 |
| ·红外线通讯接口 | 第23-24页 |
| ·ISO 7816-3 接口 | 第24-25页 |
| ·数据结构描述 | 第25-27页 |
| ·并行数据 | 第25页 |
| ·异步串行数据 | 第25-26页 |
| ·红外线通讯数据 | 第26页 |
| ·ISO 7816-3 接口数据 | 第26-27页 |
| 第四章 系统设计 | 第27-31页 |
| ·设计框图 | 第27-29页 |
| ·实现电路说明 | 第29-31页 |
| 第五章 子模块设计 | 第31-60页 |
| ·DW8051 核IP 模块 | 第31-32页 |
| ·DW8051 核管脚信号及封装模块 | 第32-34页 |
| ·SFR 总线外设接口模块 | 第34-37页 |
| ·内部存储器模块 | 第37-41页 |
| ·与MCS-51 兼容的P0/P1/P2/P3 模块 | 第41-47页 |
| ·扩展并口P4/P5 模块 | 第47-48页 |
| ·扩展串口52 模块 | 第48-54页 |
| ·ISO 7816-3 接口模块 | 第54-57页 |
| ·I/O 双向管脚处理模块 | 第57-60页 |
| 第六章 逻辑综合策略及方法 | 第60-69页 |
| ·逻辑综合 | 第60-61页 |
| ·设计环境 | 第61页 |
| ·设计约束 | 第61-64页 |
| ·时钟的定义 | 第61-62页 |
| ·输入/输出延时声明 | 第62-64页 |
| ·设计划分 | 第64-65页 |
| ·综合时序报告分析 | 第65-67页 |
| ·逻辑综合电路形式 | 第67页 |
| ·逻辑综合总结 | 第67-69页 |
| 第七章 静态时序分析策略及方法 | 第69-78页 |
| ·静态时序分析的重要性 | 第69-70页 |
| ·传统验证方法的缺点 | 第69-70页 |
| ·静态时序分析的优点 | 第70页 |
| ·静态时序分析的概念 | 第70-75页 |
| ·时序路径 | 第70-71页 |
| ·时序类型 | 第71-74页 |
| ·时序约束 | 第74-75页 |
| ·51 核SOC 的STA 分析 | 第75-77页 |
| ·静态时序分析总结 | 第77-78页 |
| 第八章 SOC 应用设计系统验证 | 第78-86页 |
| ·验证目标 | 第78页 |
| ·验证思想 | 第78页 |
| ·验证方案 | 第78-79页 |
| ·验证代码文件说明 | 第79-82页 |
| ·验证内容 | 第82-83页 |
| ·验证仿真波形 | 第83-85页 |
| ·验证总结 | 第85-86页 |
| 第九章 结论 | 第86-87页 |
| 致谢 | 第87-88页 |
| 参考文献 | 第88-90页 |
| 攻硕期间取得的研究成果 | 第90页 |