| 摘要 | 第1-7页 |
| ABSTRACT | 第7-8页 |
| 致谢 | 第8-12页 |
| 插图清单 | 第12-15页 |
| 表格清单 | 第15-16页 |
| 第一章 绪论 | 第16-18页 |
| ·微电子技术发展的背景概述 | 第16-17页 |
| ·本文的章节安排及主要内容 | 第17-18页 |
| 第二章 系统芯片SOC与知识产权模块IP | 第18-29页 |
| ·SOC与IP产业 | 第18-20页 |
| ·SOC与IP设计 | 第20-24页 |
| ·数字IP的设计 | 第20-21页 |
| ·模拟IP的设计 | 第21-22页 |
| ·基于IP的SOC设计流程 | 第22-24页 |
| ·国际IP标准化组织VSIA与IP核的标准化 | 第24-26页 |
| ·VSIA组织简介 | 第24-25页 |
| ·VSIA标准对IP产业的作用 | 第25-26页 |
| ·SOC设计的相关理论与技术 | 第26-29页 |
| 第三章 LINE的总体设计 | 第29-45页 |
| ·LINE的软／硬件划分 | 第29页 |
| ·LINE的硬件架构 | 第29-45页 |
| ·C*Core的微架构 | 第30-33页 |
| ·C*Core接口与系统总线MLB的协议描述 | 第33-39页 |
| ·核接口信号 | 第33-35页 |
| ·接口操作 | 第35-39页 |
| ·外设总线-IPBus | 第39-42页 |
| ·LINE上的其他IP模块 | 第42-45页 |
| 第四章 低电压检测复位电路LVDReset的设计 | 第45-68页 |
| ·概述 | 第45页 |
| ·顶层协议与信号描 | 第45-48页 |
| ·电气规范(Electrical Specification) | 第45-46页 |
| ·基本信号与协议 | 第46-48页 |
| ·电路设计 | 第48-62页 |
| ·LVD CMP的设计与仿真 | 第49-53页 |
| ·电路的总体考虑 | 第49-50页 |
| ·电压基准电路的设计 | 第50-52页 |
| ·电路仿真验证 | 第52-53页 |
| ·控制逻辑部分的设计与总体仿真 | 第53-62页 |
| ·各个控制模块的设计及仿真 | 第53-60页 |
| ·整个电路的仿真 | 第60-62页 |
| ·版图设计与物理验证 | 第62-68页 |
| ·版图设计 | 第62-65页 |
| ·整体布局 | 第62-63页 |
| ·其他考虑 | 第63-65页 |
| ·物理验证 | 第65-68页 |
| ·几何规则检查(DRC) | 第65-66页 |
| ·网表一致性检查(LVS) | 第66-67页 |
| ·一点说明 | 第67-68页 |
| 第五章 LINE的系统集成 | 第68-94页 |
| ·概述 | 第68-69页 |
| ·IP形式的选择 | 第69页 |
| ·系统集成的流程安排 | 第69-70页 |
| ·LINE的顶层Verilog描述 | 第70-71页 |
| ·综合 | 第71-84页 |
| ·LINE的综合方案 | 第73页 |
| ·WDT(WatchDogTimer)的综合 | 第73-84页 |
| ·参数的定义 | 第74页 |
| ·指定库 | 第74-75页 |
| ·读入代码并加以编译 | 第75页 |
| ·约束条件 | 第75-82页 |
| ·报告分析 | 第82-84页 |
| ·顶层综合 | 第84页 |
| ·布局布线 | 第84-90页 |
| ·物理验证 | 第90-94页 |
| ·生成完整版图 | 第90页 |
| ·设计规则检查(DRC) | 第90页 |
| ·网表一致性检查(LVS) | 第90-94页 |
| ·网表文件的读入 | 第91-92页 |
| ·规则文件的配置与执行 | 第92页 |
| ·LVS查错 | 第92-94页 |
| 结束语 | 第94-95页 |
| 参考文献 | 第95-97页 |