基于有源延时单元的延时锁定环设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 论文主要工作和设计指标 | 第12页 |
| 1.4 论文组织结构 | 第12-13页 |
| 第2章 延时单元和延时锁定环的基本理论 | 第13-23页 |
| 2.1 延时单元分类 | 第13页 |
| 2.2 延时单元的理论分析 | 第13-15页 |
| 2.3 无源延时单元介绍 | 第15-16页 |
| 2.4 有源延时单元介绍 | 第16-18页 |
| 2.5 延时锁定环的理论分析 | 第18-19页 |
| 2.6 延时锁定环的数学模型 | 第19-22页 |
| 2.6.1 压控延时线的数学模型 | 第19页 |
| 2.6.2 鉴相器的数学模型 | 第19-20页 |
| 2.6.3 电荷泵的数学模型 | 第20-21页 |
| 2.6.4 DLL的小信号模型 | 第21-22页 |
| 2.7 延时锁定环的噪声分析 | 第22页 |
| 2.8 本章小结 | 第22-23页 |
| 第3章 延时单元与延时锁定环的设计 | 第23-43页 |
| 3.1 延时单元设计 | 第23-29页 |
| 3.1.1 常见延时电路结构分析 | 第23-26页 |
| 3.1.2 有源电感并联峰化结构延时电路 | 第26-28页 |
| 3.1.3 延时电路前仿真结果 | 第28-29页 |
| 3.2 延时锁定环的设计 | 第29-41页 |
| 3.2.1 鉴相器设计 | 第29-37页 |
| 3.2.2 V/I转换器设计 | 第37-38页 |
| 3.2.3 偏置电路设计 | 第38-40页 |
| 3.2.4 匹配电路设计 | 第40-41页 |
| 3.3 本章小结 | 第41-43页 |
| 第4章 版图设计和后仿真 | 第43-55页 |
| 4.1 版图的基本设计流程 | 第43-44页 |
| 4.1.1 版图设计 | 第43-44页 |
| 4.1.2 版图验证 | 第44页 |
| 4.1.3 寄生参数提取和后仿真 | 第44页 |
| 4.2 版图设计的注意事项 | 第44-50页 |
| 4.2.1 版图的寄生和干扰 | 第44-46页 |
| 4.2.2 版图设计的非理想效应 | 第46-47页 |
| 4.2.3 版图的匹配要求 | 第47-48页 |
| 4.2.4 电路模块及总体的版图设计 | 第48-50页 |
| 4.3 后仿真 | 第50-54页 |
| 4.3.1 延时单元的后仿真 | 第50-51页 |
| 4.3.2 延时锁定环的后仿真 | 第51-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第5章 总结与展望 | 第55-57页 |
| 5.1 总结 | 第55页 |
| 5.2 展望 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 致谢 | 第61-63页 |
| 攻读硕士学位期间发表的论文 | 第63页 |
