| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 主要内容与设计指标 | 第13-14页 |
| 1.3.1 主要内容 | 第13页 |
| 1.3.2 设计指标 | 第13-14页 |
| 1.4 论文章节安排 | 第14-16页 |
| 第二章 数据采集系统组成及工作原理 | 第16-28页 |
| 2.1 模数转换理论 | 第16-18页 |
| 2.1.1 奈奎斯特采样定理 | 第16-17页 |
| 2.1.2 模数转换器性能指标 | 第17-18页 |
| 2.2 时间交织ADC采样原理 | 第18-25页 |
| 2.2.1 时间交织ADC采样 | 第19-20页 |
| 2.2.2 时间交织ADC通道失配 | 第20-21页 |
| 2.2.3 时间交织ADC通道失配误差建模 | 第21-25页 |
| 2.3 时间交织ADC通道失配误差估计与校准方法 | 第25-27页 |
| 2.3.1 偏置失配误差估计与校准方法 | 第25-26页 |
| 2.3.2 增益失配误差估计与校准方法 | 第26页 |
| 2.3.3 时基失配误差估计与校准方法 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 时基失配误差盲估计与校准方法 | 第28-42页 |
| 3.1 传统时基失配误差估计与校准方法 | 第28-30页 |
| 3.1.1 传统时基失配误差估计方法 | 第28-29页 |
| 3.1.2 传统时基失配误差校准方法 | 第29-30页 |
| 3.2 基于统计分析的时基失配误差盲估计方法 | 第30-34页 |
| 3.2.1 均方差统计盲估计 | 第30-32页 |
| 3.2.2 绝对差值期望统计盲估计 | 第32-34页 |
| 3.3 基于统计分析的时基失配误差校准 | 第34-36页 |
| 3.3.1 基于绝对差值期望统计的时基失配误差校准 | 第34-35页 |
| 3.3.2 时基失配误差校准方法改进 | 第35-36页 |
| 3.4 仿真结果与分析 | 第36-40页 |
| 3.4.1 时基失配误差对TIADC系统的性能影响仿真 | 第36-37页 |
| 3.4.2 基于统计分析的时基失配误差盲估计仿真 | 第37-40页 |
| 3.5 本章小结 | 第40-42页 |
| 第四章 数据采集系统整体方案设计 | 第42-58页 |
| 4.1 系统方案设计 | 第42-44页 |
| 4.1.1 整体方案设计 | 第42-43页 |
| 4.1.2 硬件方案设计 | 第43-44页 |
| 4.2 系统硬件组成 | 第44-52页 |
| 4.2.1 数据采集电路设计 | 第44-48页 |
| 4.2.2 FPGA硬件基板设计 | 第48-52页 |
| 4.3 校准电路设计 | 第52-56页 |
| 4.3.1 累加器电路设计 | 第52-53页 |
| 4.3.2 时基失配误差估计电路设计 | 第53-55页 |
| 4.3.3 时基失配误差校准电路设计 | 第55-56页 |
| 4.4 上位机界面设计 | 第56页 |
| 4.5 本章小结 | 第56-58页 |
| 第五章 数据采集系统调试与验证 | 第58-70页 |
| 5.1 测试平台的搭建 | 第58-60页 |
| 5.1.1 硬件实物 | 第58-59页 |
| 5.1.2 测试环境 | 第59-60页 |
| 5.2 测试方案的设计 | 第60-62页 |
| 5.2.1 测试条件 | 第60页 |
| 5.2.2 测试流程 | 第60-62页 |
| 5.3 测试结果与分析 | 第62-69页 |
| 5.3.1 单通道ADC电路测试 | 第62-63页 |
| 5.3.2 FPGA硬件电路 | 第63页 |
| 5.3.3 通道失配误差校准电路 | 第63-69页 |
| 5.4 本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| 6.1 总结 | 第70-71页 |
| 6.2 展望 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-78页 |
| 攻读硕士学位期间发表的论文 | 第78页 |