首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

异构多核片上网络布局优化研究与实现

致谢第7-8页
摘要第8-9页
ABSTRACT第9-10页
第一章 绪论第17-25页
    1.1 研究背景第17-19页
    1.2 NoC基本概况第19-23页
        1.2.1 拓扑结构第19页
        1.2.2 路由算法第19-21页
        1.2.3 交换机制第21-22页
        1.2.4 NoC布局优化研究概述第22-23页
    1.3 课题来源第23页
    1.4 论文结构安排第23-25页
第二章 异构多核NoC系统的简介与分析第25-38页
    2.1 目标系统简介第25-35页
        2.1.1 通信网络第25-31页
        2.1.2 可重构处理单元第31-32页
        2.1.3 通用浮点处理器第32-33页
        2.1.4 DDR存储单元第33-34页
        2.1.5 主控核第34-35页
        2.1.6 接口簇第35页
    2.2 布局优化问题的分析第35-37页
    2.3 本章小结第37-38页
第三章 异构多核系统布局优化方法研究第38-55页
    3.1 NoC布局优化概述第38-39页
    3.2 IPCore分配阶段第39-44页
        3.2.1 问题描述第39-40页
        3.2.2 多应用NoC系统的IPCore分配方法第40-41页
        3.2.3 异构多核系统通信特征图第41-44页
    3.3 IPCore映射阶段第44-48页
        3.3.1 问题定义第44-45页
        3.3.2 多目标优化IPCore映射评估模型第45-48页
    3.4 基于自适应遗传算法的布局优化方法第48-54页
        3.4.1 遗传算法简介第48-50页
        3.4.2 自适应遗传算法第50-51页
        3.4.3 编码方法第51页
        3.4.4 评估方案第51-52页
        3.4.5 遗传操作第52-54页
    3.5 本章小结第54-55页
第四章 异构多核系统布局优化平台的设计与实现第55-80页
    4.1 搭建布局优化平台的意义第55-56页
    4.2 布局优化平台的结构第56-57页
    4.3 优化算法层的设计与实现第57-58页
    4.4 任务层的设计与实现第58-63页
        4.4.1 通信特征图中的链路建立次序第59页
        4.4.2 运算簇的工作模式第59-61页
        4.4.3 任务层实现方案第61-63页
    4.5 控制层的设计与实现第63-70页
        4.5.1 虚拟簇的设计与实现第64-66页
        4.5.2 控制层的任务管理方式第66-70页
    4.6 网络层设计第70-77页
        4.6.1 传输协议及物理连接第70-71页
        4.6.2 路由节点设计与实现第71-74页
        4.6.3 NI的设计与实现第74-77页
    4.7 布局优化平台的工作流程第77-79页
    4.8 本章小结第79-80页
第五章 异构多核系统布局优化性能分析第80-95页
    5.1 实验环境第80页
    5.2 矩阵乘实验第80-83页
        5.2.1 算法简介第80页
        5.2.2 算法映射第80-81页
        5.2.3 性能分析第81-83页
    5.3 矩阵求逆实验第83-94页
        5.3.1 算法简介第83-85页
        5.3.2 算法映射第85-88页
        5.3.3 性能分析第88-94页
    5.4 本章小结第94-95页
第六章 总结与展望第95-97页
    6.1 总结第95页
    6.2 展望第95-97页
参考文献第97-100页
攻读硕士学位期间的学术活动及成果情况第100页

论文共100页,点击 下载论文
上一篇:异构多核系统中二级共享存储器的设计实现
下一篇:多核系统中通用浮点处理器的研究与设计