| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第16-21页 |
| 1.1 技术背景 | 第16-17页 |
| 1.2 研究现状 | 第17-19页 |
| 1.2.1 多核系统研究现状 | 第17-18页 |
| 1.2.2 缓存研究现状 | 第18-19页 |
| 1.3 主要研究内容 | 第19-20页 |
| 1.4 课题来源 | 第20页 |
| 1.5 论文结构 | 第20-21页 |
| 第二章 共享L2-D Cache结构设计原理及环境 | 第21-27页 |
| 2.1 缓存相关技术研究 | 第21-24页 |
| 2.1.1 地址映像方式 | 第21-22页 |
| 2.1.2 读写策略 | 第22-23页 |
| 2.1.3 替换策略 | 第23页 |
| 2.1.4 数据预取 | 第23-24页 |
| 2.2 目标系统HMCS介绍 | 第24-25页 |
| 2.3 存储簇设计要求 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 共享L2-D Cache结构设计方案 | 第27-41页 |
| 3.1 共享L2-D Cache结构方案综述 | 第27-28页 |
| 3.2 共享L2-D Cache结构缓存设计方案 | 第28-31页 |
| 3.2.1 映射方法 | 第28-29页 |
| 3.2.2 读写策略 | 第29页 |
| 3.2.3 准确地址预读取策略 | 第29-30页 |
| 3.2.4 计数替换策略 | 第30-31页 |
| 3.3 起始地址管理 | 第31-32页 |
| 3.4 访存请求仲裁 | 第32-33页 |
| 3.5 数据通道设计方案 | 第33-36页 |
| 3.5.1 数据通道设计分析 | 第33-34页 |
| 3.5.2 时间片轮转调度算法 | 第34-35页 |
| 3.5.3 分时访存原理 | 第35-36页 |
| 3.5.4 时间片大小 | 第36页 |
| 3.6 多通道FIFO设计方案 | 第36-39页 |
| 3.7 数据端口冲突问题分析 | 第39-40页 |
| 3.8 本章小结 | 第40-41页 |
| 第四章 共享L2-D Cache结构设计实现 | 第41-71页 |
| 4.1 共享L2-D Cache总体设计结构 | 第41-42页 |
| 4.2 片上网络接口单元 | 第42-45页 |
| 4.2.1 配置网络接口单元 | 第42-44页 |
| 4.2.2 状态网络接口单元 | 第44页 |
| 4.2.3 数据网络接口单元 | 第44-45页 |
| 4.3 控制通路 | 第45-64页 |
| 4.3.1 地址生成单元/地址通道单元 | 第46-48页 |
| 4.3.2 访存请求管理单元 | 第48-59页 |
| 4.3.3 访存请求存储单元 | 第59-61页 |
| 4.3.4 访存请求下发单元 | 第61-64页 |
| 4.4 数据通路 | 第64-69页 |
| 4.4.1 Bypass控制单元 | 第65-66页 |
| 4.4.2 Cache数据控制单元 | 第66-67页 |
| 4.4.3 Data channel控制单元 | 第67-68页 |
| 4.4.4 Data interface控制单元 | 第68-69页 |
| 4.5 共享L2-D Cache结构工作流程 | 第69-70页 |
| 4.6 本章小结 | 第70-71页 |
| 第五章 共享L2-D Cache结构设计验证 | 第71-83页 |
| 5.1 实验系统 | 第71-72页 |
| 5.2 资源消耗 | 第72页 |
| 5.3 实验设计及结果分析 | 第72-82页 |
| 5.3.1 数据传输并行度 | 第72页 |
| 5.3.2 实验介绍 | 第72-82页 |
| 5.4 本章小结 | 第82-83页 |
| 第六章 总结与展望 | 第83-85页 |
| 6.1 总结 | 第83页 |
| 6.2 展望 | 第83-85页 |
| 参考文献 | 第85-88页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第88页 |