多核系统中通用浮点处理器的研究与设计
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景和研究意义 | 第16-17页 |
| 1.2 研究现状 | 第17-18页 |
| 1.3 本文主要研究内容 | 第18-19页 |
| 1.4 课题来源 | 第19页 |
| 1.5 论文组织结构 | 第19-20页 |
| 第二章 通用浮点处理器设计原型与相关理论 | 第20-27页 |
| 2.1 通用浮点处理器设计原型 | 第20-24页 |
| 2.2 多核处理器技术 | 第24页 |
| 2.3 片上网路技术 | 第24-25页 |
| 2.4 在线调试技术 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 多核系统和通用浮点处理器概述 | 第27-36页 |
| 3.1 多核系统 | 第27页 |
| 3.2 片上网络 | 第27-30页 |
| 3.2.1 配置层网络 | 第28页 |
| 3.2.2 状态层网络 | 第28-29页 |
| 3.2.3 数据传输层网络 | 第29-30页 |
| 3.3 主控制器 | 第30-31页 |
| 3.4 DDR存储节点 | 第31-32页 |
| 3.5 通用浮点处理器概述 | 第32-35页 |
| 3.5.1 整体架构 | 第32-33页 |
| 3.5.2 工作机制 | 第33-34页 |
| 3.5.3 三种运算模式 | 第34-35页 |
| 3.6 本章小结 | 第35-36页 |
| 第四章 通用浮点处理器的设计实现 | 第36-67页 |
| 4.1 微控制器 | 第36-42页 |
| 4.1.1 MCU指令集 | 第36-37页 |
| 4.1.2 指令缓存 | 第37-38页 |
| 4.1.3 指令流水线 | 第38-40页 |
| 4.1.4 数据冒险处理单元 | 第40-41页 |
| 4.1.5 控制冒险处理单元 | 第41-42页 |
| 4.2 存储单元 | 第42-46页 |
| 4.2.1 流模式下存储管理单元的设计 | 第43-44页 |
| 4.2.2 地址冲突化解 | 第44-46页 |
| 4.2.3 地址生成器 | 第46页 |
| 4.3 寄存器组 | 第46-47页 |
| 4.4 浮点运算单元 | 第47-53页 |
| 4.4.1 浮点运算指令集 | 第47-50页 |
| 4.4.2 硬件结构 | 第50-53页 |
| 4.5 网络接口的结构和功能 | 第53-56页 |
| 4.5.1 四种数据传输类型 | 第53-55页 |
| 4.5.2 硬件结构 | 第55-56页 |
| 4.6 跟踪调试器模块 | 第56-65页 |
| 4.6.1 程序计数器三级压缩方案 | 第56-57页 |
| 4.6.2 分类筛选 | 第57-59页 |
| 4.6.3 差分切片 | 第59-60页 |
| 4.6.4 字典编码 | 第60-65页 |
| 4.7 FPGA实现 | 第65-66页 |
| 4.8 本章小结 | 第66-67页 |
| 第五章 通用浮点处理器的验证 | 第67-83页 |
| 5.1 实验目的 | 第67页 |
| 5.2 实验流程 | 第67-68页 |
| 5.3 通用浮点处理器测试 | 第68-75页 |
| 5.3.1 基本向量运算实验 | 第68-71页 |
| 5.3.1.1 任务流程和软件编程 | 第68-70页 |
| 5.3.1.2 实验结果与性能分析 | 第70-71页 |
| 5.3.2 矩阵特征分解实验 | 第71-75页 |
| 5.3.2.1 算法介绍 | 第71-72页 |
| 5.3.2.2 算法实现 | 第72-73页 |
| 5.3.2.3 实验结果与性能分析 | 第73-75页 |
| 5.4 多核系统测试 | 第75-82页 |
| 5.4.1 矩阵乘实验 | 第75-78页 |
| 5.4.1.1 算法映射方案 | 第75-77页 |
| 5.4.1.2 实验结果与性能分析 | 第77-78页 |
| 5.4.2 FFT实验 | 第78-82页 |
| 5.4.2.1 算法映射方案 | 第79-81页 |
| 5.4.2.2 实验结果和性能分析 | 第81-82页 |
| 5.5 本章小结 | 第82-83页 |
| 第六章 总结与展望 | 第83-84页 |
| 6.1 总结 | 第83页 |
| 6.2 展望 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第87页 |
