| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景 | 第7-8页 |
| ·低功耗 IC 技术的研究意义 | 第7-8页 |
| ·低功耗技术应用 | 第8页 |
| ·研究现状 | 第8-9页 |
| ·低功耗 IC 技术的发展现状 | 第8-9页 |
| ·低功耗的分类 | 第9页 |
| ·低功耗优化方法 | 第9-10页 |
| ·论文的主要工作 | 第10页 |
| ·论文的组织结构 | 第10-13页 |
| 第二章 IC 低功耗优化技术 | 第13-29页 |
| ·集成电路中影响功耗的因素 | 第13-15页 |
| ·功耗的来源 | 第13-14页 |
| ·降低功耗的基本途径 | 第14-15页 |
| ·数字集成电路的低功耗优化技术 | 第15-28页 |
| ·工艺的低功耗优化技术 | 第15-16页 |
| ·电路级的低功耗优化技术 | 第16-17页 |
| ·逻辑门级的低功耗优化技术 | 第17-19页 |
| ·寄存器传输级的低功耗优化技术 | 第19-23页 |
| ·算法级的低功耗优化技术 | 第23-27页 |
| ·系统级的低功耗优化技术 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 低功耗 Profiling timer 模块的设计 | 第29-43页 |
| ·在 profiling timer 模块设计中所用到的低功耗设计方法 | 第29-35页 |
| ·门控时钟技术 | 第29-32页 |
| ·门控电源技术 | 第32-33页 |
| ·变频技术 | 第33-35页 |
| ·profiling timer 模块设计原则 | 第35-36页 |
| ·设计考虑 | 第35-36页 |
| ·统筹兼顾与主要矛盾 | 第36页 |
| ·profiling timer 模块结构 | 第36-37页 |
| ·profiling timer 模块的设计 | 第37-42页 |
| ·CPU 状态检测功能块的设计 | 第38-39页 |
| ·平均计算功能块的设计 | 第39-40页 |
| ·阈值检查功能块的设计 | 第40-41页 |
| ·硬件控制功能块的设计 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 低功耗 Profiling timer 模块的验证 | 第43-55页 |
| ·芯片验证 | 第43-44页 |
| ·SOC 功能验证 | 第43-44页 |
| ·层次化验证 | 第44页 |
| ·模块级验证 | 第44页 |
| ·系统级验证 | 第44页 |
| ·低功耗 Profiling timer 模块的验证技术 | 第44-53页 |
| ·profiling timer 的验证目标 | 第45-46页 |
| ·profiling timer 模块的功能验证 | 第46-50页 |
| ·profiling timer 模块代码覆盖率 | 第50-53页 |
| ·本章小结 | 第53-55页 |
| 第五章 总结与展望 | 第55-57页 |
| ·总结 | 第55页 |
| ·新技术展望 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-62页 |
| 附录 A Profiling timer 顶层 VHDL 代码 | 第62-68页 |
| 附录 B CPU 状态检测功能块 VHDL 代码 | 第68-74页 |
| 附录 C 平均计算功能块 VHDL 代码 | 第74-80页 |
| 附录 D 阈值检查功能块 VHDL 代码 | 第80-86页 |
